高压器件和低压器件集成结构和集成方法技术

本发明专利技术公开了一种高压器件和低压器件集成结构，高低压器件集成在同一P型硅衬底上，在硅衬底中形成有和硅衬底相同面积的P型悬浮深阱，在硅衬底中的部分面积中形成有N型深阱，N型深阱位于P型悬浮深阱的顶部并相接触。高压器件的沟道区、漏区扩展区和隔离阱区都采用和低压器件相同的N阱或P阱组成。在N型深阱之外的区域，P型悬浮深阱能够对其顶部的N阱进行隔离；N型深阱能够对其顶部的P阱进行隔离。本发明专利技术还公开了一种高压器件和低压器件集成方法。本发明专利技术能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。

【技术实现步骤摘要】
高压器件和低压器件集成结构和集成方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种高压器件和低压器件集成结构。本专利技术还涉及一种高压器件和低压器件集成方法。
技术介绍
低压器件为CMOS器件，包括NMOS管和PMOS管；如图1所示，是现有低压器件的结构示意图；在P型硅衬底101上形成有由阱区102，该阱区102作为沟道区，对于NMOS管，所述阱区102为P阱；对于PMOS管，所述阱区102为N阱。在所述硅衬底101上形成有场氧隔离结构103，由所述场氧隔离结构103隔离出有源区，所述场氧隔离结构103为局部场氧（LOCOS）或浅沟槽场氧（STI）。所述沟道区102将一个有源区包覆，在沟道区102的表面依次形成有栅介质层如栅氧化层和多晶硅栅104，被所述多晶硅栅104所覆盖的所述沟道区102用于形成沟道。在所述多晶硅栅104两侧的所述沟道区102中形成有重掺杂的源漏区105，源漏区105分别和所述多晶硅栅104的两侧自对准。对于NMOS管，所述源漏区105为一N+区；对于PMOS管，所述源漏区105为一P+区。在所述多晶硅栅104的侧面形成有侧墙。如图1所示的现有低压器件在工作时会在所述源漏区105中的漏区加高电压，器件的击穿电压（BV）主要受限于所述源漏区105和所述阱区102之间的结击穿电压。相邻两个低压器件之间不仅通过所述场氧隔离结构103隔离，还通过位于相邻两个低压器件之间的阱区106隔离，所述阱区106的掺杂类型和所述阱区102的掺杂类型相反。如图2所示，是现有低压器件的隔离结构示意图；图2中省略了图1中所示的栅极结构。从图2可以看出，以NMOS管为例，相邻两个低压器件的N型沟道区102即N型阱区102之间包括有P型阱区106，N型阱区102和周围的P型阱区106以及所述硅衬底101之间会形成PN结，图2中的虚线为N型阱区102和周围的P型阱区106以及所述硅衬底101之间的PN结的耗尽线。由于P型阱区106和N型阱区102的结深相当，故在P型阱区106的结深范围内，两个相邻的所述N型阱区102的耗尽线相隔的距离较大；但是在P型阱区106的底部，该底部的掺杂之间为所述硅衬底101的P型掺杂，掺杂浓度较淡，这样在P型阱区106的底部的耗尽区的范围较大，两个相邻的所述N型阱区102的耗尽线相隔的距离较小。当P型阱区106的底部的两个相邻的所述N型阱区102的耗尽线相连接使会使两个相邻的所述N型阱区102之间互相贯通，为了避免两个相邻的所述N型阱区102之间的贯通，需要将两个相邻的所述N型阱区102之间的场氧隔离结构103a的宽度做大，这样会使器件的面积过大。
技术实现思路
本专利技术所要解决的技术问题是提供一种高压器件和低压器件集成结构，能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。为此，本专利技术还提供一种高压器件和低压器件集成方法。为解决上述技术问题，本专利技术提供的高压器件和低压器件集成结构的低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压。所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离。在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内。在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离。在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度。所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区。所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离。所述N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离。所述P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。进一步的改进是，在所述NMOS管的沟道区的表面依次形成有第一栅介质层和第一多晶硅栅，被所述第一多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第一多晶硅栅两侧的所述沟道区中形成有由N+区组成的第一源漏区，该两个第一源漏区分别和所述第一多晶硅栅的一侧自对准。在所述PMOS管的沟道区的表面依次形成有第二栅介质层和第二多晶硅栅，被所述第二多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第二多晶硅栅两侧的所述沟道区中形成有由P+区组成的第二源漏区，该两个第二源漏区分别和所述第二多晶硅栅的一侧自对准。所述N型高压器件的沟道区表面依次形成有第三栅介质层和第三多晶硅栅，所述第三栅介质层和所述第三多晶硅栅还分别延伸到所述N型高压器件的沟道区两侧的所述源漏扩展区上方，在所述N型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由N+区组成的第三源漏区，该两个第三源漏区分别和所述第三多晶硅栅的一侧相隔一段距离。所述P型高压器件的沟道区表面依次形成有第四栅介质层和第四多晶硅栅，所述第四栅介质层和所述第四多晶硅栅还分别延伸到所述P型高压器件的沟道区两侧的所述源漏扩展区上方，在所述P型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由P+区组成的第四源漏区，该两个第四源漏区分别和所述第四多晶硅栅的一侧相隔一段距离。为解决上述技术问题，本专利技术提供的高压器件和低压器件集成方法包括如下步骤：步骤一、在所述硅衬底上进行全面硼注入形成所述P型悬浮深阱。步骤二、在所述硅衬底中形成所述场氧隔离结构。步骤三、在所述硅衬底上的选定区域进行N型离子注入形成所述N型深阱。步骤四、采用离子注入工艺分别在所述N型深阱中以及所述N型深阱外的所述硅衬底中的选定区域形成所述N阱和所述P阱。步骤五、在所述硅衬底表面依次形成栅介本文档来自技高网...

【技术保护点】
一种高压器件和低压器件集成结构，其特征在于：低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压；所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离；在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内；在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离；在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度；所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区；所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；所述N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；所述P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。...

【技术特征摘要】
1.一种高压器件和低压器件集成结构，其特征在于：低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压；所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离；在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内；在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离；在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度；所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区；所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。2.如权利要求1所述的高压器件和低...

【专利技术属性】
技术研发人员：郭振强，陈瑜，邢超，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31