改善高压器件性能随衬底电阻率变化的工艺控制方法技术

本发明专利技术公开了一种改善高压器件性能随衬底电阻率变化的工艺控制方法，包括如下步骤：步骤1、按照衬底电阻率规格将衬底划分为不同的区间；步骤2、选取不同区间的硅衬底，通过深阱和高压漂移区注入实验，找到相应区间的注入条件；步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件。本发明专利技术能使高压器件随衬底电阻率变化时改善其性能。

Process control method for improving performance of high voltage device with substrate resistivity

The invention discloses a process control method for improving performance of high voltage devices varies with substrate resistivity, which comprises the following steps: Step 1, according to the specifications of the substrate substrate resistivity is divided into different intervals; silicon substrate step 2, select different interval, through the experiment of deep well and high pressure into the drift region, find the corresponding interval injection conditions; step 3, in the process setting of deep well and high resistivity substrate and the drift region into the conditions of the corresponding relation table, in the process of IC manufacture, the first substrate resistivity measurement, in the subsequent steps in accordance with the deep well injection and high pressure injection conditions and substrate resistivity drift region corresponding relation table into the appropriate conditions. The invention can improve the performance of the high-voltage device with the change of the resistivity of the substrate.

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种改善高压器件性能随衬底电阻率变化的工艺控制方法。
技术介绍
目前，半导体制造技术中常用的LDMOS(横向扩散金属氧化物半导体)结构如图2所示。其中，1为硅衬底，2为场氧化层(STI或LOCOS)，3为多晶硅栅极，4为深阱注入区，5为高压漂移注入区，6为体注入区，7为源漏注入区，8为体引出注入区。深阱注入区和高压漂移注入区的净掺杂浓度决定了器件的击穿电压，漂移区串联电阻等器件特性。衬底电阻率变化对于深阱和高压漂移区净掺杂浓度会产生影响，引起器件性能波动。
技术实现思路
本专利技术要解决的技术问题是提供一种改善高压器件性能随衬底电阻率变化的工艺控制方法，能使高压器件随衬底电阻率变化时改善其性能。为解决上述技术问题，本专利技术的改善高压器件性能随衬底电阻率变化的工艺控制方法，包括如下步骤：步骤1、按照衬底电阻率规格将衬底划分为不同的区间；步骤2、选取不同档位的硅衬底，通过深阱和高压漂移区注入实验，找到相应区间的注入条件；步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC(集成电路)制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件。采用本专利技术的方法所具有的有益效果是：对于高压器件衬底的杂质浓度与深阱和高压漂移区掺杂浓度可以比拟，电阻率变化对于深阱和高压漂移区净掺杂浓度会产生影响，引起器件空间电荷区电场分布发生变化，从而影响器件的击穿电压和漂移区串联电阻。根据硅衬底的电阻率改变深阱和高压漂移区净掺杂浓度，保持相应区域的净掺杂浓度不变，可以保持高压器件的空间电荷区电场分布。提高高压器件的工艺稳定性。同时利用本专利技术的方法能够提高可以使用的衬底电阻率范围，减少晶片的采购成本。比如原来可以采用的衬底电阻率范围是中心值加减10％，通过本专利技术的方法可以扩展到加减30％；可以使用的衬底范围增加了2倍。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是所述改善高压器件性能随衬底电阻率变化的工艺控制方法流程图；图2是现有LDMOS器件结构图；图3是80V高压器件击穿电压随电阻率变化关系图。具体实施方式结合图1所示，所述改善高压器件性能随衬底电阻率变化的工艺控制方法在下面的实施例中，包括如下步骤：步骤1、按照衬底电阻率规格将衬底划分为不同的区间，比如电阻率为14～24ohm.cm的衬底可以划分为14～16，16～18，18～20，20～22，22～24共5个区间。根据不同器件的工艺敏感程度，可以增加或减少区间。步骤2、选取不同档位的硅衬底，通过深阱和高压漂移区注入实验，找到相应档位的注入条件。所述深阱是指结深在1微米以上的阱，所述高压指应用电压在50V到1000V。步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件。结合图3所示，在衬底电阻率从14ohm.cm到25ohm.cm的变化范围内，80V器件的击穿电压会出现超过20V的波动。经实验可以看到随着电阻率升高，高压区净掺杂浓度升高，高压器件空间电荷区面积变小。通过改变深阱注入剂量可以调节高压器件净掺杂浓度变化和空间电荷区电场分布，且变化规律与衬底掺杂浓度变化近似。以上通过具体实施方式对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种改善高压器件性能随衬底电阻率变化的工艺控制方法，其特征在于，包括如下步骤：步骤1、按照衬底电阻率规格将衬底划分为不同的区间；步骤2、选取不同区间的硅衬底，通过深阱和高压漂移区注入实验，找到相应区间的注入条件；步骤3、在工艺流程中设定深阱和高压漂移区注入条件与衬底电阻率对应关系表，在IC制造过程中，先在线测量衬底的电阻率，在随后的注入步骤按照深阱和高压漂移区注入条件与衬底电阻率对应关系表选取相应的注入条件。

【技术特征摘要】
1.一种改善高压器件性能随衬底电阻率变化的工艺控制方法，其特征
在于，包括如下步骤：
步骤1、按照衬底电阻率规格将衬底划分为不同的区间；
步骤2、选取不同区间的硅衬底，通过深阱和高压漂移区注入实验，找
到相应区间的注入条件；
步骤3、在工艺流程中设定深阱和高压漂移区...

【专利技术属性】
技术研发人员：陈瑜，袁苑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31