记忆体及诱发热载子注入与非门串列的选取记忆胞的方法技术

本发明专利技术是有关于一种记忆体及诱发热载子注入与非门串列的选取记忆胞的方法。该记忆体，包含多个记忆胞串联安排于一半导体主体中，例如与非门串列中，具有多条字元线。一所选取记忆胞藉由热载子注入进行编程。此编程操作是基于控制介于此与非门串列中所选取记忆胞的第一侧的一第一半导体主体区域与该与非门串列的该选取记忆胞的第二侧的一第二半导体主体区域的载子流动。施加高于热载子注入能障的编程电位至所选取记忆胞，且之后通过所选取记忆胞的漏极至源极电压及所选取记忆胞中的载子流动到达足以支持热载子注入的阶级，其是由与该选取记忆胞邻接的切换记忆胞及施加至此与非门串列源极端电压的调控的组合来控制。

【技术实现步骤摘要】

本专利技术涉及一种快闪记忆体技术，特别是涉及一种在与非门组态中合适作为低电压编程及抹除操作的。
技术介绍
快闪记忆体是非挥发集成电路记忆体技术的一类。传统的快闪记忆体使用浮动栅极记忆胞。随着记忆装置的密度提升，浮动栅极记忆胞之间逾加靠近，储存在相邻浮动栅极中的电荷交互影响即造成问题，因此形成限制，使得采用浮动栅极的快闪记忆体密度无法提升。另一种快闪记忆体所使用的记忆胞称为电荷捕捉记忆胞，其采用电荷捕捉层取代浮动栅极。电荷捕捉记忆胞是利用电荷捕捉材料，不会如浮动栅极造成个别记忆胞之间的相互影响，并且可以应用于高密度的快闪记忆体。典型的电荷储存记忆胞包含一场效晶体管(FET)结构，其中包含由通道所分隔的源极与漏极，以及藉由一电荷储存结构而与通道分离的栅极，其中该电荷储存结构包含穿隧介电层、电荷储存层(浮动栅极或介电层)、与阻障介电层。较早的传统设计如SONOS装置，其中源极、漏极与通道形成于硅基材(S)上，穿隧介电层是由氧化硅(O)形成，电荷储存层由氮化硅形成(N)，阻障介电层由氧化硅(O)形成，而栅极则为多晶硅(S)。快闪记忆体装置通常可以使用与非门(NAND)或是或非门(NOR)架本文档来自技高网...

【技术保护点】
一种记忆体，其特征在于其包含：多个记忆胞串联安排于一半导体主体中；多条字元线，该多条字元线中的字元线与对应的该多个记忆胞中的记忆胞耦接；以及控制电路与该多条位元线耦接，以适合利用下列步骤对一所选取字元线对应的该多个记忆胞中的一选取记忆胞进行编程：在一编程区间时偏压该多个记忆胞的第一及第二侧之一至一漏极端电压，且偏压该第一及第二侧的另一个至一源极端电压以控制该编程区间时的电导；在该编程区间时施加漏极端导通电压至介于该所选取字元线与该第一及第二侧之一之间的字元线；在于该编程区间时施加源极端导通电压至介于该所选取字元线与该第一及第二侧的另一个之间的字元线；在该编程区间时施加一编程电压至该所选取字元线...

【技术特征摘要】
1.一种记忆体，其特征在于其包含: 多个记忆胞串联安排于一半导体主体中； 多条字元线，该多条字元线中的字元线与对应的该多个记忆胞中的记忆胞耦接；以及 控制电路与该多条位元线耦接，以适合利用下列步骤对一所选取字元线对应的该多个记忆胞中的一选取记忆胞进行编程: 在一编程区间时偏压该多个记忆胞的第一及第二侧之一至一漏极端电压，且偏压该第一及第二侧的另一个至一源极端电压以控制该编程区间时的电导； 在该编程区间时施加漏极端导通电压至介于该所选取字元线与该第一及第二侧之一之间的字元线； 在于该编程区间时施加源极端导通电压至介于该所选取字元线与该第一及第二侧的另一个之间的字元线； 在该编程区间时施加一编程电压至该所选取字元线；以及 在该编程区间时施加一切换电压至与该所选取字元线对应的选取记忆胞及与该所选取字元线邻接的的选取的记忆胞。2.根据权利要求1所述的记忆体，其特征在于其中所述的源极端导通电压在该编程区间时会变动，使得在该编程区间的一部分时热载子注入发生在该所选取记忆胞以设置该所选取记忆胞至一编程临界阶级。3.根据权利要求1所述的记忆体，其特征在于其中所述的偏压该第一及第二侧的另一个至一源极端电压的步骤包括在该编程区间中的一段时间施加一快速减少的电压。4.根据权利要求1所述的记忆体，其特征在于还包括一第一切换晶体管在一参考线与该多个记忆胞的该第一侧之间，及一第二切换晶体管在一第一位元线与该多个记忆胞的该第二侧之间，且其中该偏压该第一及第二侧的另一个至一源极端电压包含设置该源极端电压至一初始阶级，其小于一临界电压，该临界电压高于或低于施加至该第一及第二切换集体管的对应一者的栅极电压和源极端电压，使得该对应切换集体管在该编程区间中的一初始部分时保持关闭，且将该源极端电压在该编程区间中的一后续部分时自该初始阶级快速减少至一个或多个超过该小于该闸极电压的临界电压的阶级，使得该对应切换集体管在该编程区间中开启。5.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一与非门串列。6.根据权利要求1所述的记忆体，其特征在于还包括一第一切换集体管在一参考线与该多个记忆胞的该第一侧之间，及一第二切换集体管在一第一位元线与该多个记忆胞的该第二侧之间，且其中该控制电路在该编程区间中开启该第一切换晶体管，且在该编程区间中的一初始部分后开启该第二切换集体管。7.根据权利要求6所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线耦接，且其中该控制电路经由该第一位元线施加该源极端电压至该多个记忆胞的该第二侦牝经由该参考线施加该漏极端电压至该多个记忆胞的该第一侧，且至少在该编程区间中的该初始部分时经由该第二位元线施加一与地电压相同或接近的电压至该多个第二记忆胞的第二侧以抑制热载子注入。8.根据权利要求6所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线耦接，且其中该控制电路经由该第一位元线施加该源极端电压至该多个记忆胞的该第二侦牝经由该参考线施加该漏极端电压至该多个记忆胞的该第一侧，且经由该第二位元线施加一与漏极端电压相同或接近的电压至该多个第二记忆胞的第二侧以抑制热载子注入。9.根据权利要求1所述的记忆体，其特征在于还包括: 一第一切换晶体管在一参考线与该多个记忆胞的该第一侧之间，及一第二切换晶体管在一第一位元线与该多个记忆胞的该第二侧之间；以及 多个第二记忆胞与该多条字元线耦接，一对应的第一切换晶体管在该参考线与该多个第二记忆胞的一第一侧之间，及一对应的第二切换集体管在一第二位元线与该多个第二记忆胞的一第二侧之间； 其中该偏压该第一及第二侧的另一个至一源极端电压包含设置该源极端电压至一初始阶级，其小于一临界电压，该临界电压高于或低于施加至该第一及第二切换晶体管的对应一者的栅极电压，使得该对应切换晶体管在该编程间中的一初始部分时保持关闭，且将该源极端电压在该编程区间中的一后续部分时自该初始阶级快速减少至一超过该小于该栅极电压的临界电压，使得该对应切换晶体管在该编程区间中开启；以及 其中该控制电路在该编程区间时经由该第二位元线施加一个与该初始阶级相同或接近的电压至该多个第二记忆胞的该第二侧以抑制热载子注入。10.根据权利要求1所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线及一第二位元线耦接，且其中该控制电路抑制该多个第二记忆胞的热载子注入。11.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一共同源极与非门快闪记忆体阵列。12.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一虚拟接地与非门快闪记忆体阵列。13.—种记忆体，其特征在于其包含: 一与非门串列，其包含多个记忆胞串联安排于一半导体主体中； 多条字元线，该多条字元线中的字元线与对应的该多个记忆胞中的记忆胞耦接；以及控制电路与该多条字元线耦接，以适合利用下列步骤对一所选取字元线对应的该多个记忆胞中的一选取记忆胞进行编程: 藉由施加一切换电压至与该所选取字元线邻接的一字元线控制该与非门串列的电导，以诱发等效源极在该与非门串列的一选取记忆胞的一侧的一第一半导体主体区域中，及诱发等效漏极在该与非门串列的该选取记忆胞的另一侧的一第二半导体主体区域中； 在一编...

【专利技术属性】
技术研发人员：黄竣祥，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：