与非门快闪存储装置的回复方法制造方法及图纸

一与非门快闪存储装置藉由将一预定偏压施加至漏极或源极来回复。将负偏压施加至单元栅极以使得电子得以射入单元的浮动栅极中。此使得擦除阈值电压的分布变窄且最小化由周边单元的状态所引起的干扰。该回复方法包括：提供半导体衬底；提供多个单元区块，每一单元区块具有多个形成于半导体衬底上的单元串，每一单元串包括多个串联的单元；在单元串与漏极区域间提供漏极选择晶体管；在单元串与源极区域间提供源极选择晶体管；其中藉由在擦除之后将第一预定偏压经由选定位线施加至漏极区域、将第二预定偏压施加至选定单元区块的漏极选择晶体管及将第三预定偏压施加至选定单元区块的源极选择晶体管、并将接地电压施加至源极来回复装置。

【技术实现步骤摘要】

本专利技术涉及集成电路，且更具体地说，本专利技术涉及一种用于一与非门(NAND)快闪存储装置的回复方法。
技术介绍
一与非门快闪存储装置包含多个单元区块。该等单元区块的每一者包括多个单元串。用于储存数据的多个单元串联连接以形成一串。一漏极选择晶体管形成于单元串与一漏极之间且一源极选择晶体管形成于单元串与一源极之间。在一与非门快闪存储装置的一现有单元中，在一半导体衬底中提供一隔离区域。可使用(例如)一浅沟槽隔离(STI)工艺来形成该隔离区域。一栅极结构形成于该半导体衬底的一区域中。该栅极结构包含一穿隧氧化层、一浮动栅极、一介电层及一控制栅极。一结形成于该栅极结构的每一侧上。某些限制存在于该现有与非门快闪存储装置中。当减少设计规则时，减少了单元之间的距离。一单元的状态可受相邻单元的状态影响。举例而言，在一程序化操作期间，一程序化单元的阈值电压可受周边单元的阈值电压影响。当过度地擦除周边单元时，相应地改变了该程序化单元的阈值电压。因此，改变了该程序化单元的阈值电压的分布特征，从而导致芯片失效。在本说明书中将更详细描述此等及其它限制。
技术实现思路
根据本专利技术，提供一种用于一。具体言之，本专利技术提供一种用以消除一归因于一擦除单元的一阈值电压与一程序化单元的一阈值电压之间的差异而产生的干扰效应的方法。本领域内技术人员将认识到，本专利技术具有更广范围的可用性。举例而言，本专利技术可应用于各种装置，尤其诸如动态随机存取存储装置、专用集成装置、微处理器、微控制器。在一用于回复一与非门快闪存储装置的现有方法中，一擦除单元的一阈值电压大体上低于一擦除确认的一阈值电压。因此，该擦除单元的阈值电压不同于一程序化单元的阈值电压。该差异造成干扰并影响装置的回复。根据本专利技术的一实施例，提供一种用于一。该回复方法包括提供一半导体衬底。提供多个单元串。该等多个单元串的每一者包含多个形成于该半导体衬底中的串联连接的单元。该方法包括提供一漏极选择晶体管及一源极选择晶体管。该漏极选择晶体管形成于一单元串与一漏极之间。该源极选择晶体管形成于一单元串与一源极之间。该方法包括在擦除该装置之后经由一选定位线施加一第一预定偏压至该漏极、施加一第二预定偏压至一选定单元区块的漏极选择晶体管及源极选择晶体管、并施加一接地电压至该源极。在一特定实施例中，该第一预定偏压与该第二预定偏压大体上相同。在一替代实施例中，该第二预定偏压与该第一预定偏压(皆小于零且该第二预定偏压小于该第一预定偏压？)。在某些实施例中，可将接地电压施加至一非选定单元区块的漏极选择晶体管及源极选择晶体管。该方法亦为该等单元提供一擦除阈值电压。该擦除阈值电压可藉由施加一负偏压至一选定单元区块的一单元栅极来控制。或者，一非选定单元区块的单元栅极可为浮动的。该方法亦包括藉由施加一负偏压至该半导体衬底来增加漏极与源极之间的电流。因此，降低了由一擦除单元的阈值电压与一程序化单元的阈值电压之间的差异所产生的干扰效应。由于一程序化单元的阈值电压不变，故可提高一擦除单元的阈值电压以减小该程序化单元的阈值电压与该擦除单元的阈值电压之间的差异。根据本专利技术的一替代实施例，提供一种用于一。该方法包括提供一半导体衬底。该方法包括提供多个单元串。该等单元串的每一者包含多个形成于该半导体衬底中的串联连接的单元。一漏极选择晶体管及一源极选择晶体管形成于一第一单元串与一第二单元串之间。为在擦除之后回复该与非门快闪存储装置，施加一第一预定偏压至该源极，施加一第二预定偏压至一选定单元区块的漏极选择晶体管及源极选择晶体管，并施加一接地电压至该漏极。在一特定实施例中，该第一预定偏压大体上与该第二预定偏压相同。在一替代实施例中，该第二预定偏压相比于该第一预定偏压负得更多。在某些实施例中，可施加接地电压至一非选定单元区块的漏极选择晶体管及源极选择晶体管。该方法亦包括为该等单元提供一擦除阈值电压。该擦除阈值电压可藉由应用一负偏压至一选定单元区块的一单元栅极来控制。一非选择单元区块的单元栅极在某些实施例中可为浮动的。该方法包括提供一用以增加一漏极与一源极之间的电流的装置。在一特定实施例中，该漏极与该源极之间的电流可藉由施加一负偏压至该半导体衬底来增加。因此，降低了由一擦除单元的阈值电压与一程序化单元的阈值电压之间的差异所产生的干扰效应。由于一程序化单元的阈值电压不变，故可提高一擦除单元的阈值电压以减小该程序化单元的阈值电压与该擦除单元的阈值电压之间的差异。附图说明图1为展示一现有与非门快闪存储装置的一程序化阈值电压的分布的简化图；图2为展示当程序化一单元串的一单元时一整个单元串的阈值电压的变化的简化图；图3为一单元串的简化剖视图，示出了根据本专利技术的一实施例的原理；图4为根据本专利技术的一实施例说明的简化方块图；图5为根据本专利技术的一实施例展示在回复一与非门快闪存储装置之后在程序化操作中程序化阈值电压的分布的简化图；及图6为展示当藉由一阶跃脉冲方法程序化一与非门快闪存储装置时一单元阈值电压的分布的简化图。附图标记说明10 半导体衬底 20 单元21 穿隧氧化物 22 浮动栅极 23 介电层 24 控制栅极25 结 30 漏极40 漏极选择晶体管 50 源极60 源极选择晶体管 100 选定区块110 漏极选择晶体管 120 源极选择晶体管200 非选定区块 210 漏极选择晶体管220 源极选择晶体管 BL 位线CSL 共同源极线 DSL 漏极选择线SSL 源极选择线 VG 单元栅极电压Vss 接地电压具体实施方式现将参看附图结合特定实施例描述本专利技术。根据本专利技术，提供包括用于程序化半导体装置的方法的技术。更具体而言，本专利技术提供一用于回复一与非门快闪存储装置的方法。图1为展示一现有与非门快闪存储装置的一程序化阈值电压的分布的简化图。如图1中所示，一单元阈值电压的分布(其中程序化一周边单元(A))完全不同于一单元阈值电压的分布(其中擦除该周边单元(B))。当在擦除之后程序化一单元时，该单元的阈值电压可视周边单元的状态而显著不同。图2为展示当程序化单元串的第十七单元时监视该等单元串的单元阈值电压的变化的结果的简化图。如图2中所示，当程序化除一单元串中的第十六及第十八单元之外的单元时，该单元串中剩余单元的阈值电压的变化非常小。然而，当程序第十六及第十八单元时，阈值电压的变化相对大。这是因为第十六及第十八单元的一擦除阈值电压与一程序化阈值电压之间的差异受第十七单元的阈值电压影响。因此，存在最小化相邻单元的干扰效应的需要。图3至6为根据本专利技术的实施例说明回复一与非门快闪存储装置的方法的简化图。参看图3，展示根据本专利技术的一与非门快闪存储装置的一单元串的剖面图。提供一半导体衬底10。在半导体衬底10的一个三阱结构中提供多个串联连接的单元20从而形成一单元串。每一单元包含一叠层栅极。该叠层栅极包含一穿隧氧化物21、一浮动栅极22、一介电层23及一控制栅极24。该叠层栅极亦包含一第一侧面及一第二侧面。一结25形成于该叠层栅极的该第一侧及该第二侧上。一漏极选择晶体管40形成于一漏极30与该单元串之间。一源极选择晶体管60形成于一源极50与该单元串之间。经由一位线BL施加一本文档来自技高网...

【技术保护点】
一种用于一与非门快闪存储装置的回复方法，该方法包括：提供一半导体衬底；提供多个单元区块，该等单元区块的每一者具有多个形成于该半导体衬底上的单元串，该等单元串的每一者包括多个串联耦接的单元；提供一形成于一单元串与一漏极区域之间的漏极选择晶体管；提供一形成于一单元串与一源极区域之间的源极选择晶体管；其中该与非门快闪存储装置藉由在擦除该装置之后将一第一预定偏压经由一选定位线施加至该漏极区域、将一第二预定偏压施加至一选定单元区块的该漏极选择晶体管及将一第三预定偏压施加至该选定单元区块的该源极选择晶体管、并将一接地电压施加至该源极来回复。

【技术特征摘要】
KR 2005-4-11 30023/051.一种用于一与非门快闪存储装置的回复方法，该方法包括提供一半导体衬底；提供多个单元区块，该等单元区块的每一者具有多个形成于该半导体衬底上的单元串，该等单元串的每一者包括多个串联耦接的单元；提供一形成于一单元串与一漏极区域之间的漏极选择晶体管；提供一形成于一单元串与一源极区域之间的源极选择晶体管；其中该与非门快闪存储装置藉由在擦除该装置之后将一第一预定偏压经由一选定位线施加至该漏极区域、将一第二预定偏压施加至一选定单元区块的该漏极选择晶体管及将一第三预定偏压施加至该选定单元区块的该源极选择晶体管、并将一接地电压施加至该源极来回复。2.如权利要求1的方法，其中该第二预定偏压及该第三预定偏压与该第一预定偏压相同或高于该第一预定偏压。3.如权利要求1的方法，其中将该接地电压施加至一非选定单元区块的该漏极选择晶体管及该源极选择晶体管。4.如权利要求1的方法，其中该等单元的一擦除阈值电压藉由将一负偏压施加至该选定单元区块的一单元栅极来控制。5.如权利要求1的方法，其中一非选定单元区块的一单元栅极是浮动的。6.如权利要求1的方法，其中藉由将一负偏压施加至...

【专利技术属性】
技术研发人员：李柱烨，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]