与非门闪存启动装置及使用方法制造方法及图纸

本发明专利技术提供一种与非门闪存启动装置，其包括一中央处理器及与该中央处理器电性连接的一与非门闪存、一同步动态随机存储器及一脉冲计数单元，所述与非门闪存预存储一段用于启动系统的引导加载程序，所述脉冲计数单元通过产生脉冲信号初始化该与非门闪存，以使该与非门闪存使能，所述中央处理器通过该与非门闪存读取所述引导加载程序并将该引导加载程序转移到同步动态随机存储器继而启动系统。本发明专利技术还提供一种与非门闪存启动装置的使用方法，通过该方法，可以利用与非门闪存启动系统，降低了设计成本。

【技术实现步骤摘要】

本专利技术涉及一种启动装置，尤其涉及一种基于嵌入式操作系统的。
技术介绍
目前闪存在应用上可分为或非门闪存(NOR Flash)和与非门闪存(NAND Flash)。其中NOR Flash—般又被称为Code Flash，由于NOR Flash 属于线形寻址 (Linearaddressing)的非挥发性内存，微处理器可以直接执行或非门闪存中的程序，不需要先将程序读到系统的同步动态随机存储器(Synchronous Dynamic Random Access Memory, SDRAM)中，系统启动方便。但是，NOR Flash同时也存在存储密度较低、价格较为昂贵的缺点。相比之下，NAND Flash存储密度较高且价格较低，但由于NAND Flash类似于机械硬盘，属于区块寻址(Block Addressing)，用于支持系统启动时难度较大。因此，目前市面上大部分的嵌入式操作系统仍以NORFlash作为引导系统开机的媒介，难以充分利用 NAND Flash的成本优势。
技术实现思路
鉴于以上情况，有必要提供一种利用NAND Flash实现系统启动的与非门闪存启动直ο另，还有必要提供一种利用该与非门闪存启动装置实现系统启动的使用方法。一种与非门闪存启动装置，其包括一中央处理器及与该中央处理器电性连接的一与非门闪存、一同步动态随机存储器及一脉冲计数单元，所述与非门闪存预存储一段用于启动系统的引导加载程序，所述脉冲计数单元通过产生脉冲信号初始化该与非门闪存，以使该与非门闪存使能，所述中央处理器通过该与非门闪存读取所述引导加载程序并将该引导加载程序转移到同步动态随机存储器继而启动系统。一种与非门闪存启动装置的使用方法，其包括以下步骤初始化所述与非门闪存； 控制与非门闪存读取引导加载程序；将引导加载程序读到一同步动态随机存储器中；运行同步动态随机存储器中的引导加载程序，启动系统。相对于现有技术，所述与非门闪存启动装置利用脉冲计数单元初始化与非门闪存，以使该与非门闪存使能并读取引导加载程序，进而通过中央处理器将该引导加载程序转移到同步动态随机存储器中并最终启动系统。该与非门闪存启动装置可直接通过与非门闪存启动系统，与使用较为昂贵的或非门闪存相比，成本更加低廉。附图说明图1为本专利技术较佳实施方式的与非门闪存启动装置的功能模块图；图2为图1所示的与非门闪存与脉冲计数单元的电路图；图3为图2所示的计数器计数值与与非门闪存引脚状态的对照表；图4为图1所示的与非门闪存启动装置的工作时序图5为图1所示的与非门闪存启动装置使用方法的流程图。主要元件符号说明与非门闪存启动装置100与非门闪存10命令锁存信号引脚CLE地址锁存信号引脚ALE芯片使能引脚&数据输入输出引脚1/0写使能引脚&读使能引脚冠检测引脚R5脉冲计数单元30时钟端子Clk计数端子0-7中断端子S保护端子Z计数器32与门34第一非门36第二非门38延时器39中央处理器50同步动态随机存储器70具体实施例方式请参阅图1及图2，本专利技术的较佳实施方式提供一种与非门闪存启动装置 100，其可用于启动一常用的嵌入式系统设备(如机顶盒，图未示)。该与非门闪存启动装置100包括一与非门闪存10(NAND Flash)、一脉冲计数单元30、一中央处理器 50(centralprocessing unit, CPU)及一同步动态随机存储器 70 (SDRAM)。该 NAND Flash 10、脉冲计数单元30及SDRAM70均与CPTOO电性连接。该NAND FlashlO内存储引导加载程序(Pre-Bootloader)，其为系统内核运行之前运行的一段程序，通过该程序可初始化硬设备，以为最终调用系统内核作准备。该NAND FlashlO包括一命令锁存信号引脚CLE、一地址锁存信号引脚ALE、一芯片使能引脚&、数据输入输出引脚I/O、一写使能引脚_、一读使能引脚冠及一检测引脚R云。其中命令锁存信号引脚CLE及地址锁存信号引脚ALE为高电平有效；芯片使能引脚&为低电平有效； 写使能引脚i云为低电平有效，用于将数据写NAND Flash 10 ；读使能引脚 示为低电平有效，其电性连接于CPTO0，以在CPU50控制下读取Pre-Bootloader数据；检测引脚R云为一控制埠，其电性连接于CPTO0，该检测引脚R云高电平时为准备(READY)信号，低电平时为忙 (BUSY)信号，当检测引脚R云的信号由READY状态变为BUSY状态，表示NAND FlashlO准备执行命令，然后再变READY状态表示准备好执行命令。该脉冲计数单元30用于对NAND FlashlO进行初始化，以驱动该NAND FlashlO各引脚使能或不使能。该脉冲计数单元30包括一计数器32、一与门34、一第一非门36、一第二非门38及一延时器39。该计数器32为一 8位计数器，其包括一时钟端子Clk、多个计数端子0-7、一中断端子S及一保护端子Z。该时钟端子Clk与CPTOO电性连接，以接收CPTOO 的时钟信号。同时该时钟端子Clk通过延时器39电性连接于NAND FlashlO的写使能引脚 WE ,以经延时后控制写使能引脚碎云使能。该等计数端子0-7通过从00000000依次计数， 以控制NAND FlashlO各引脚使能/不使能。该与门34具有三输入端，具体地说，该计数端子0和1分别电性连接于与门34的二输入端，该计数端子2通过第一非门36电性连接于与门34的另一输入端，同时，该计数端子2与NAND FlashlO的地址锁存信号引脚ALE电性连接，该与门；34的输出端电性连接于NAND FlashlO的命令锁存信号引脚CLE ；该计数端子 3通过第二非门38电性连接于NAND FlashlO的芯片使能引脚& ;该计数端子4与中断端子S和保护端子Z均电性连接，当该计数端子4输出为1时，计数器32停止计数，同时保护端子Z置为高阻，从而使NAND FlashlO的芯片使能引脚&等也置为高阻，以免影响CPTOO 的逻辑控制；该计数端子5与NAND FlashlO的数据输入输出引脚I/O电性连接，该计数端子6和7悬空。请参阅图3，该计数器32开始计数时，当该计数端子3输出为0，即计数端子0_3 计数数值从0000-1110的7个脉冲周期内，该NAND FlashlO的芯片使能引脚&均为1，该 NAND FlashlO不使能。当该计数端子3为1时，芯片使能引脚&为0，该NAND FlashlO使能，其后该计数器32继续计数。当计数端子0-3计数数值为1101时，NAND FlashlO的命令锁存信号引脚CLE使能，当计数端子0-3计数数值从0011变化到1111时，NAND FlashlO 的地址锁存信号引脚ALE使能。当计数器32继续计数时，计数端子4置位1，此时计数器 32停止计数，NAND FlashlO各引脚置为高阻，此即完成NAND FlashlO初始化。请结合参阅图3及图4，在计数器32的计数端子0_3计数到0001时，芯片使能引脚&低电平使能。其后命令锁存信号引脚CLE使能，随之写使能引脚尿云和地址锁存信号引脚ALE使能，等待一段延本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：洪国书，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：