存储系统及其操作方法技术方案

一种存储系统及其操作方法，存储系统包括：非易失性存储装置和存储器控制器，存储器控制器配置为控制非易失性存储装置，并配置为向非易失性存储装置提供包括从该非易失性存储装置读取的数据的错误的错误位置信息的错误标志信息。

【技术实现步骤摘要】

示例性实施例涉及ー种包括非易失性存储装置和控制非易失性存储器的控制器的存储系统。
技术介绍
半导体存储装置是在诸如计算机的数字逻辑系统以及范围从卫星到消费类电子产品的基于微处理器的应用中常见的重要微电子组件。因此，半导体存储装置的制造的进展(包括允许扩展到更高存储器密度和更快操作速度的エ艺提高和与电路设计相关的发展)有助于建立用于其他数字逻辑家族的性能标准。半导体存储装置通常包括诸如随机存取存储器(RAM)装置的易失性存储装置和非易失性存储装置。在RAM装置中，通过例如在静态随机存取存储器(SRAM)中建立双稳态触发器的逻辑状态或者在动态随机存取存储器中对电容器充电来存储数据。在SRAM和DRAM装置两者中，只要施加电カ数据就保持存储并可以读取，但是当电カ切断时数据丢失。即使电力被切断，掩模只读存贮器(MR0M)、可编程只读存储器(PR0M)、可擦除可编程只读存储器(EPROM)以及电可擦除可编程只读存储器(EEPROM)装置也能够存储数据。取决于使用的制造技术，非易失性存储器数据存储状态可以是永久的或可重编程的。非易失性半导体存储器用于在计算机、航空电子设备、电信和消费类电子产业中的各种各样的应用中存储程序和微代码存储。单片易失性和非易失性存储器存储方式的组合在诸如非易失性SRAM (nvRAM)的装置中也可以使用，以在需要快速、可重编程的非易失性存储器的系统中使用。另外，许多专用存储器架构已被发展，其包含ー些额外的逻辑电路用于对于专用任务最优化它们的性能。掩模只读存储器(MR0M)、可编程只读存储器(PROM)和可擦除可编程只读存储器(EPROM)非易失性存储装置不能由系统自身自由擦除和写入，因此不容易更新存储器的内容。另ー方面，电可擦除可编程只读存储器(EEPROM)非易失性存储装置是电可擦除和可写的，并且因此可以容易地应用于需要连续更新的辅助存储器或系统编程存储器。
技术实现思路
本总的专利技术构思提供ー种包括非易失性存储装置和控制非易失性存储器的控制器的存储系统，以及可与该存储系统合用的电子设备。本总的专利技术构思的额外的方面和优点部分将在随后的说明中阐述，部分将从说明所显而易见，或者可以通过总的专利技术构思的实践而获知。本总的专利技术构思的上述特征和效用可以通过提供一种存储系统来获得，该存储系统包括:非易失性存储装置，配置为读取数据、接收错误信息以及根据接收的错误信息来校正读取的数据；和控制器，具有配置为接收读取的数据的接口单元，并具有配置为确定接收的数据的错误位的位置以使得接口输出关于接收的数据的确定的错误位位置的错误信息的单元。错误信息可以包括与读取的数据的位对应的位，错误信息的位包括表示读取的数据的位的错误的位，并且读取的数据的所述位的值根据错误信息的所述位的值而改变。非易失性存储装置可以输出读取的数据到控制器并从控制器接收错误信息。控制器可以输出错误信息到非易失性存储装置，并且错误信息可以不包括读取的数据和该读取的数据的校正数据。非易失性存储装置可以将读取的数据作为随机化的数据输出到控制器，并从所述控制器接收作为非随机化的数据的错误信息。非易失性存储装置可以包括页缓冲器单元，以在输出读取的数据到控制器之后并且当从控制器接收错误信息时存储读取的数据，从而所存储的读取的数据根据接收的错误信息被校正。错误信息可以不与读取的数据的所有位对应。非易失性存储装置可以改变与所接收的错误信息的所述位的值对应的位的值作为改变的位，并存储改变的位和维持的位作为校正数据。非易失性存储装置可以维持不与错误信息对应的位的值，并且存储包括具有改变的值的位和具有维持的值的位的校正数据。非易失性存储装置可以包括单比特存储器阵列和多比特存储器阵列、从单比特存储器阵列读取数据、并将校正数据存储在多比特存储器阵列中。非易失性存储装置可以读取使用SLC编程方法编程的数据，并根据MLC编程方法存储校正数据。非易失性存储装置可以从所述控制器以页为单位接收错误信息。 读取的数据和错误信息可以具有相同的数据大小。非易失性存储装置可以在复制操作中接收与读取的数据对应的错误信息，以将数据从非易失性存储装置的第一区域复制到第二区域。非易失性存储装置可以响应于指示复制操作的命令来激活读取数据以及根据接收的错误信息存储校正数据。非易失性存储装置可以包括页缓冲器锁存器，该页缓冲器锁存器配置为以读取的数据的页为单位根据错误信息来执行具有错误的位的校正，并且该页缓冲器锁存器可以配置为存储读取的数据、错误信息和校正数据。非易失性存储装置可以在读取的数据和错误信息的位之间进行逐位比较，以根据异或(exclusive OR)方法和同(exclusive NOR)方法之一来校正读取的数据的错误位。错误信息的位可以包括表示读取的数据的另一个位的无错误的第二位，并且读取的数据的另一个位的值不根据错误信息的第二位的值而改变。本总的专利技术构思的上述特征和效用还可以通过提供一种存储系统来获得，该存储系统包括:非易失性存储装置，用于输出数据；和控制器，具有配置为从非易失性存储装置接收数据的接口单元，并具有配置为确定接收的数据的错误位的位置以使得接口向所述非易失性存储装置输出关于接收的数据的确定的错误位位置的信息的单元。控制器可以解随机化接收的数据以确定接收的数据中错误位的位置，并且输出该信息而不进行随机化。控制器可以包括随机发生器/解随机发生器，用于解随机化接收的数据，并且控制器可以防止随机发生器/解随机发生器随机化所述信息。非易失性存储装置可以根据接收的错误位置信息来校正数据。非易失性存储装置可以包括已经从中读取数据的区域，并且根据校正数据对该区域执行刷新编程。非易失性存储装置可以包括第二区域，用于存储校正数据，并且第二区域可以是多比特存储器阵列。关于接收的数据的确定的错误位位置的信息可以包括接收的数据的确定的错误位位置的地址，从而所述非易失性存储装置根据所述地址来校正数据。本总的专利技术构思的上述特征和效用可以通过提供一种存储系统来获得，该存储系统包括:控制器；和非易失性存储装置，包括具有单比特存储器阵列以根据第一编程方法存储数据的第一区域以及具有多比特存储器阵列的第二区域，并且被配置为从第一区域读取多页中的每页的数据，以及被配置为将多页中的每页的数据输出到所述控制器。控制器可以产生多页中的每页的数据的错误位置信息，并将该多页中的每页的数据的错误位置信息输出到非易失性存储装置。非易失性存储装置可以根据与多页中的每页的数据对应的错误位置信息来校正多页中的每页的数据，并且根据第二编程方法将多页的校正数据一次存储在第二区域。数据可以包括至少具有第一页和第二页的多页，并且控制器可以重复接收数据，从而响应于第一页而确定和输出第一错误信息，以及从而响应于第二页而确定和输出第二错误信息。非易失性存储装置可以同时读取数据和接收错误位置信息。非易失性存储装置可以包括缓冲器电路，用于同时存储读取的数据和接收的错误位置信息。非易失性存储装置可以包括:主缓冲器，用于存储读取的数据；以及高速缓冲存储器，用于接收错误位置信息以根据该错误位置信息来校正在主缓冲器中存储的数据。非易失性存储装置可以包括:主缓冲器，用于与第一区域和第二区域通信以存储读取的数据和校正数据；以及高速缓冲存储器，用于与控制器通本文档来自技高网...

【技术保护点】
一种存储系统，包括：非易失性存储装置，配置为读取数据、接收错误信息以及根据接收的错误信息来校正读取的数据；和控制器，具有配置为接收读取的数据的接口单元，并具有配置为确定接收的数据的错误位的位置以使得接口输出关于接收的数据的确定的错误位位置的错误信息的单元，其中，所述错误信息包括与读取的数据的位对应的位，所述错误信息的位包括表示读取的数据的位的错误的位，并且读取的数据的所述位的值根据错误信息的所述位的值而改变。

【技术特征摘要】
2011.11.04 KR 10-2011-01142821.一种存储系统，包括: 非易失性存储装置，配置为读取数据、接收错误信息以及根据接收的错误信息来校正读取的数据；和 控制器，具有配置为接收读取的数据的接ロ単元，并具有配置为确定接收的数据的错误位的位置以使得接ロ输出关于接收的数据的确定的错误位位置的错误信息的単元， 其中，所述错误信息包括与读取的数据的位对应的位，所述错误信息的位包括表示读取的数据的位的错误的位，并且读取的数据的所述位的值根据错误信息的所述位的值而改变。2.根据权利要求1的存储系统，其中，所述非易失性存储装置输出读取的数据到所述控制器并从所述控制器接收错误信息。3.根据权利要求1的存储系统，其中: 所述控制器输出错误信息到所述非易失性存储装置；并且 所述错误信息不包括读取的数据和该读取的数据的校正数据。4.根据权利要求1的存储系统，其中，所述非易失性存储装置将读取的数据作为随机化的数据输出到所述控制器，并从所述控制器接收作为非随机化的数据的所述错误信息。5.根据权利要求1的存储系统，其中，所述非易失性存储装置包括页缓冲器単元，所述页缓冲器単元用于在输出读取的数据到所述控制器之后并且当从所述控制器接收错误信息时存储读取的数据，从而所存储的读取的数据根据接收的错误信息被校正。6.根据权利要求1的 存储系统，其中，错误信息不与读取的数据的所有位对应。7.根据权利要求1的存储系统，其中，所述非易失性存储装置改变与接收的错误信息的所述位的值对应的位的值作为改变的位，并存储改变的位和維持的位作为校正数据。8.根据权利要求1的存储系统，其中，所述非易失性存储装置维持不与错误信息对应的位的值，并且存储包括具有改变的值的位和具有維持的值的位的校正数据。9.根据权利要求1的存储系统，其中，所述非易失性存储装置包括単比特存储器阵列和多比特存储器阵列，从所述単比特存储器阵列读取数据，并将校正数据存储在多比特存储器阵列中。10.根据权利要求1的存储系统，其中，所述非易失性存储装置读取使用SLC编程方法编程的数据，井根据MLC编程方法存储校正数据。11.根据权利要求1的存储系统，其中，所述非易失性存储装置从所述控制器以页为单位接收错误信息。12.根据权利要求1的存储系统，其中，读取的数据和错误信息具有相同的数据大小。13.根据权利要求1的存储系统，其中，所述非易失性存储装置在复制操作中接收与读取的数据对应的错误信息，以将数据从所述非易失性存储装置的第一区域复制到第二区域。14.根据权利要求1的存储系统，其中，所述非易失性存储装置响应于指示复制操作的命令来激活读取数据以及根据接收的错误信息存储校正数据。15.根据权利要求1的存储系统，其中，所述非易失性存储装置包括页缓冲器锁存器，该页缓冲器锁存器配置为以读取的数据的页为单位根据错误信息来执行具有错误的位的校正，并且该页缓冲器锁存器配置为存储读取的数据、错误信息和校正数据。16.根据权利要求15的存储系统，其中，所述非易失性存储装置在读取的数据和错误信息的位之间进行逐位比较，以根据异或方法和同方法之一来校正读取的数据的错误位。17.根据权利要求1的存储系统，其中，错误信息的位包括表示读取的数据的另一个位的无错误的第二位，并且读取的数据的另一个位的值不根据错误信息的第二位的值而改变。18.一种存储系统，包括: 非易失性存储装置，用于输出数据；和 控制器，具有配置为从所述非易失性存储装置接收数据的接口单元，并具有配置为确定接收的数据的错误位的位置以使得接口向所述非易失性存储装置输出关于接收的数据的确定的错误位位置的信息的单元。19.根据权利要求18的存储系统，其中，所述控制器解随机化接收的数据以确定接收的数据中错误位的位置，并且输出该信息而不进行随机化。20.根据权利要求18的存储系统，其中，所述控制器包括随机发...

【专利技术属性】
技术研发人员：朱相炫，朴起台，尹翔镛，韩真晚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：