非易失性存储器件、其编程方法、及数据处理系统技术方案

本发明专利技术公开了一种非易失性存储器件的编程方法，包括：前置编程验证步骤，用于验证选中的存储器单元的阈值电压；根据经由所述前置编程验证步骤判定的选中的存储器单元的阈值电压而设定选中的存储器单元的位线电压的步骤；将编程电压施加至以所述位线电压设定的选中的存储器单元的步骤；以及后置编程验证，用于验证被施加编程电压的选中的存储器单元的编程状态。

【技术实现步骤摘要】
非易失性存储器件、其编程方法、及数据处理系统相关申请的交叉引用本申请要求2011年9月26日向韩国知识产权局提交的申请号为10-2011-0096807的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术涉及一种非易失性存储器件，更具体而言，涉及一种非易失性存储器件的编程方法。
技术介绍
半导体存储器件一般分成易失性存储器件和非易失性存储器件。易失性存储器件在电源中断时丢失储存的数据，而非易失性存储器件即使在电源中断时也能保留储存的数据。非易失性存储器件包括各种存储器单元晶体管，其中器件的种类可以通过存储器单元晶体管的结构来划分。非易失性存储器件被划分成快闪存储器件、铁电RAM(FRAM)、磁RAM(MRAM)、相变RAM(PRAM)。在这些非易失性存储器件之中，根据存储器单元与位线的连接状态，快闪存储器件一般分成NOR快闪存储器件和NAND快闪存储器件。NOR快闪存储器件具备两个或更多个存储器单元晶体管并联连接至一条位线的结构。因此，NOR快闪存储器件在随机存取时间方面具备优异特性。相对来说，NAND快闪存储器件具备两个或更多个存储器单元晶体管串联连接至一条位线的结构。此结构称为单元串(cellstring)结构。每单元串需要一个位线接触。因此，NAND快闪存储器件在集成度方面具备优异特性。根据阈值电压分布，快闪存储器件的存储器单元分成开启单元与截止单元。开启单元为已擦除的单元，而截止单元为已编程的单元。为了对快闪存储器件的存储器单元进行编程，将接地电压(即，0V)施加给与存储器单元连接的位线，并且将高电压施加给与存储器单元连接的字线。当施加这些电压给要编程的存储器单元的位线和字线时，存储器单元利用F-N(Fowler-Nordheim，福勒-诺德海姆)隧穿来进行编程。快闪存储器件的这种编程方法在韩国专利No.10-0842758中有详细公开，其通过引用合并在本文中。
技术实现思路
本文描述的是一种改善了可靠性的非易失性存储器件及其编程方法，以及包括所述非易失性存储器件的数据处理系统。在本专利技术的一个实施例中，一种非易失性存储器件的编程方法包括：前置编程验证步骤，所述前置编程验证步骤用于验证选中的存储器单元的阈值电压；根据经由所述前置编程验证步骤判定的所述选中的存储器单元的阈值电压而设定所述选中的存储器单元的位线电压的步骤；将编程电压施加至以所述位线电压设定的所述选中的存储器单元的步骤；以及后置编程验证步骤，所述后置编程验证步骤用于验证被施加所述编程电压的所述选中的存储器单元的编程状态。在本专利技术的另一个实施例中，一种非易失性存储器件包括：存储器单元，所述存储器单元与位线连接；以及数据输入/输出电路，所述数据输入/输出电路被配置成在编程操作中，将存储器单元的位线预充电、根据存储器单元的阈值电压将预充电的位线放电、以及根据要储存在存储器单元中的数据而保持被放电的位线的电压或施加编程禁止电压给位线。在本专利技术的另一个实施例中，一种数据处理系统包括：非易失性存储器件；以及控制器，所述控制器被配置成控制非易失性存储器件，所述非易失性存储器件包括：存储器单元阵列，所述存储器单元阵列包括位于字线与位线彼此相交叉的区域处的存储器单元；控制逻辑，所述控制逻辑被配置成控制用于存储器单元的编程操作和读取操作；以及数据输入/输出电路，所述数据输入/输出电路被配置成在编程操作中，在控制逻辑的控制之下将存储器单元的位线预充电、根据存储器单元的阈值电压将预充电的位线放电、以及根据要储存在存储器单元中的数据而保持被放电的位线的电压或施加编程禁止电压给位线。附图说明下面参照附图说明本专利技术的特征、方面与实施例，其中：图1是示例出根据本专利技术的一个实施例的非易失性存储器件的框图；图2是示例出根据本专利技术的另一个实施例的非易失性存储器件的编程方法的流程图；图3是示意性地说明根据本专利技术的一个实施例的非易失性存储器件的数据输入/输出电路的框图；图4是示例出图3所示的数据输入/输出电路的电路图；图5是说明图4所示的数据输入/输出电路的编程操作的时序图；图6是示出存储器单元的阈值电压分布并且说明图4所示的数据输入/输出电路的编程操作的图；图7是示例出根据本专利技术的一个实施例的包括非易失性存储器件的数据处理系统的框图；图8是示例出根据本专利技术的一个实施例的包括非易失性存储器件的另一个数据处理系统的框图；以及图9是示例出安装有图7所示的数据处理系统的计算机系统的框图。具体实施方式在本专利技术中，在结合附图阅读下列示例性实施例之后，可以更清楚地了解本专利技术的优点、特征及其实现方法。然而，本专利技术的实施例可以用不同的方法实施，而不应当解释成限于本文所列的实施例。确切地说，提供这些实施例是为了详细说明本专利技术以达到本领域技术人员能够容易地理解本专利技术的技术思想的程度。在本文中要理解的是，本专利技术的实施例并不受限于附图中所示的特定例子，并且附图并非按比例绘制，而是在某些情况下为了清楚地描绘所公开的实施例的特征而可能进行了夸大处理。虽然本说明书使用了特定的术语，但是要理解的是，本文使用的术语仅用于说明特定的实施例，并非用于限制本专利技术的范围。如本文所使用的，术语“和/或”包括相关列出项目中的一个或更多个的任意组合和全部组合。将会理解的是，当提到一元件与另一元件“连接”或“耦接”时，其可以与另一元件直接连接或耦接，或可能存在中间元件。如本文所使用的，除非上下文有明确指示，否则单数形式也包括复数形式。还将理解的是，本文使用的“包括”在本说明书中使用时指明至少存在一个所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除还存在或增加一个或更多个其它的特征、整体、步骤、操作、元件、部件和/或它们的组。下面将参考附图并通过示例性实施例来说明根据本专利技术实施例的一种可靠性改善的非易失性存储器件、其编程方法，以及包括所述非易失性存储器件的数据处理系统。图1是示出根据本专利技术的一个实施例的非易失性存储器件的框图。参照图1，非易失性存储器件100包括存储器单元阵列110、行译码器130、数据输入/输出电路150以及控制逻辑170。存储器单元阵列110包括多个存储器单元，所述多个存储器单元位于位线BL0至BLn与字线WL0至WLm的交叉区域。每个存储器单元储存至少一个比特。例如，每个存储器单元可以储存一个比特；这种存储器单元可以称为单电平单元(SLC)。在另一实例中，每个存储器单元可以储存两个或更多个比特的数据；这种存储器单元可以称为多电平单元(MLC)。多电平单元根据多比特的数据而被编程成具有对应于擦除状态和多个编程状态中的任一个的阈值电压。行译码器130被配置成响应于行地址RADD来选择字线WL0至WLm。行译码器130将电压发生器171提供的多种字线电压传送至选中的字线。例如，在编程操作中，行译码器130将选中字线电压Vsel(例如，编程电压)传送至选中的字线，并且将未选中字线电压Vunsel(例如，通过电压)传送至未选中的字线。数据输入/输出电路150被配置成在控制逻辑170的控制下操作。数据输入/输出电路150根据操作模式而作为写入驱动器或感测放大器操作。例如，数据输入/输出电路150在编程操作中将经由数据输入/输出缓冲器(未示出)输入的数据储存到存储器单元阵列110的存储器单元。本文档来自技高网...

【技术保护点】
一种非易失性存储器件的编程方法，包括：前置编程验证步骤，所述前置编程验证步骤用于验证选中的存储器单元的阈值电压；根据经由所述前置编程验证步骤判定的所述选中的存储器单元的阈值电压来设定所述选中的存储器单元的位线电压的步骤；将编程电压施加至以所述位线电压设定的所述选中的存储器单元的步骤；以及后置编程验证步骤，所述后置编程验证步骤用于验证被施加所述编程电压的所述选中的存储器单元的编程状态。

【技术特征摘要】
2011.09.26 KR 10-2011-00968071.一种非易失性存储器件的编程方法，包括：将选中的存储器单元的位线预充电的步骤；前置编程验证步骤，所述前置编程验证步骤用于验证所述选中的存储器单元的阈值电压；根据经由所述前置编程验证步骤判定的所述选中的存储器单元的阈值电压来设定所述选中的存储器单元的位线电压的步骤；将编程电压施加至以所述位线电压设定的所述选中的存储器单元的步骤；以及后置编程验证步骤，所述后置编程验证步骤用于验证被施加所述编程电压的所述选中的存储器单元的编程状态，其中，所述前置编程验证步骤包括：根据所述选中的存储器单元的阈值电压而将所述选中的存储器单元的被预充电的位线放电的步骤，其中，在施加所述编程电压的步骤期间，保持被放电的所述选中的存储器单元的位线电压。2.如权利要求1所述的编程方法，其中，所述前置编程验证步骤、设定位线电压的步骤、施加编程电压的步骤、以及所述后置编程验证步骤构成一个编程循环，以及其中，通过重复所述编程循环来对所述选中的存储器单元进行编程。3.一种非易失性存储器件，包括：存储器单元，所述存储器单元与位线连接；以及数据输入/输出电路，所述数据输入/输出电路被配置成在编程操作中，将所述存储器单元的所述位线预充电、根据所述存储器单元的阈值电压将被预充电的所述位线放电、以及根据要储存在所述存储器单元中的数据而保持被放电的所述位线的电压或施加编程禁止电压给所述位线。4.如权利要求3所述的非易失性存储器件，其中，所述数据输入/输出电路包括：预充电电路，所述预充电电路被配置成将所述位线预充电；数据锁存电路，所述数据锁存电路被配置成暂时储存要储存在所述存储器单元中的所述数据；以及位线连接电路，所述位线连接电路被配置成在所述编程操作中根据被储存在所述数据锁存电路中的数据来控制所述位线与所述数据锁存电路的连接。5.如权利要求4所述的非易失性存储器件，其中，在编程数据储存在所述数据锁存电路中的情况下，所述位线连接电路被配置成阻断所述位线与所述数据锁存电路的连接，使得保持被放电的所述位线的电压。6.如权利要求5所述的非易失性存储器件，其中，根据所述存储器单元的阈值电压，所述位线的电压被保持为接地电压、或高于所述接地电压而低于所述编程禁止电压的电压。7.如权利要求4...

【专利技术属性】
技术研发人员：具喆熙，金昞宁，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：