用于M位存储器单元的M+N位编程和M+L位读取制造技术

本申请涉及用于M位存储器单元的M+N位编程和M+L位读取。本发明专利技术描述一种存储器装置以及编程和/或读取过程，其以比所需阈值电压分辨率高的阈值电压分辨率来编程和/或读取存储器阵列中的单元。在编程非易失性存储器单元的过程中，此允许在编程期间放置更准确的阈值电压，且使得能够对编程干扰进行预补偿，从而增加对所述单元的任何后续读取或验证操作的准确度。在读取/感测存储器单元的过程中，增加的阈值电压分辨率允许更准确地解译所述存储器单元的经编程状态，且还使得能够更有效地使用例如卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制编码和/或解码等概率性数据编码技术，从而降低所述存储器的总错误率。

【技术实现步骤摘要】
【专利摘要】本申请涉及用于M位存储器单元的M+N位编程和M+L位读取。本专利技术描述一种存储器装置以及编程和/或读取过程，其以比所需阈值电压分辨率高的阈值电压分辨率来编程和/或读取存储器阵列中的单元。在编程非易失性存储器单元的过程中，此允许在编程期间放置更准确的阈值电压，且使得能够对编程干扰进行预补偿，从而增加对所述单元的任何后续读取或验证操作的准确度。在读取/感测存储器单元的过程中，增加的阈值电压分辨率允许更准确地解译所述存储器单元的经编程状态，且还使得能够更有效地使用例如卷积码、部分响应最大似然(PRML)、低密度奇偶校验(LDPC)、涡轮码和网格调制编码和/或解码等概率性数据编码技术，从而降低所述存储器的总错误率。【专利说明】用于M位存储器单元的M+N位编程和M+L位读取分案申请的相关信息本案是分案申请。该分案的母案是申请日为2008年11月18日、申请号为200880117048.3、专利技术名称为“用于M位存储器单元的M+N位编程和M+L位读取”的专利技术专利申请案。
本专利技术大体上涉及半导体存储器，且具体来说，本专利技术涉及利用模拟信号来传送两个或两个以上信息位的数据值的固态非易失性存储器装置和系统。
技术介绍
电子装置通常具有可用于其的某类型的大容量存储装置。普通实例为硬盘驱动器(HDD)。HDD能够以相对低的成本进行大量存储，其中当前可用的消费型HDD具有超过1000吉字节的容量。HDD通常将数据存储于旋转磁性媒体或磁盘上。数据通常作为磁通量反转的模式而存储于磁盘上。为了将数据写入到典型HDD，使磁盘以高速旋转，同时浮动于磁盘上方的写头产生一系列磁性脉冲以对准磁盘上的磁性粒子以表示数据。为了从典型HDD读取数据，随着磁电阻读取头浮动于以高速旋转的磁盘上方，在磁电阻读取头中诱发电阻改变。实际上，所得数据信号为模拟信号，其峰值和谷值为数据模式的磁通量反转的结果。接着使用被称为部分响应最大似然(PRML)的数字信号处理技术以对模拟数据信号进行取样以确定负责产生数据信号的可能数据模式。HDD归因于其机械性质而具有某些缺点。HDD易受到归因于冲击、振动或强磁场的损坏或过度读取/写入错误。另外，HDD在便携式电子装置中为功率相对大的用户。大容量存储装置的另一实例为固态驱动器(solid state drive，SSD)。不再将数据存储于旋转媒体上，SSD利用半导体存储器装置来存储其数据，但包括使其对于其主机系统来说好像其为典型HDD的接口和形态因数。SSD的存储器装置通常为非易失性快闪存储器装置。快闪存储器装置已发展为用于广泛范围的电子应用的盛行非易失性存储器来源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。经由电荷存储节点的编程(例如，浮动栅极或捕集层或其它物理现象)的单元的阈值电压上的改变确定每一单元的数据值状态。快闪存储器和其它非易失性存储器的常见用途包括个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器具、交通工具、无线装置、移动电话和可移除存储器模块，且非易失性存储器的用途不断扩展。不同于HDD，SSD的操作通常归因于其固态性质而不经受振动、冲击或磁场问题。类似地，在无移动部分的情况下，SSD与HDD相比具有更低功率需求。然而，SSD与具有相同形态因数的HDD相比当前具有低得多的存储容量和显著高的每位的成本。出于上文所叙述的原因，且出于对于所属领域的技术人员来说在阅读且理解本说明书后便将明白的其它原因，在此项技术中存在针对替代性大容量存储选项的需要。【专利附图】【附图说明】图1为根据本专利技术的一实施例的存储器装置的简化框图。图2为可能在图1的存储器装置中找到的实例NAND存储器阵列的一部分的示意图。图3为根据本专利技术的一个实施例的固态大容量存储装置的方框示意图。图4为波形的描绘，其在概念上展示根据本专利技术的一实施例的可能通过读取/写入通道而从存储器装置接收的数据信号。图5为根据本专利技术的一实施例的电子系统的方框示意图。图6A到图6B详述如下图解:其详述根据本专利技术的实施例的非易失性存储器单元的阈值电压逻辑窗状态。图7为根据本专利技术的一实施例的利用模拟数据通信的电子系统的方框示意图。图8和图9为根据本专利技术的实施例的利用数字数据通信的电子系统的方框示意图。【具体实施方式】在当前实施例的以下详细描述中，参看附图，附图形成当前实施例的一部分且在其中以说明方式展示可实践所述实施例的特定实施例。以足够细节来描述这些实施例以使所属领域的技术人员能够实践本专利技术，且应理解，可利用其它实施例，且可在不脱离本专利技术的范围的情况下作出过程、电气或机械改变。因此，以下详细描述不应在限制意义上进行理解。传统固态存储器装置以二进制信号的形式来传递数据。通常，接地电位表示数据位的第一逻辑电平(例如，‘0’数据值)，而电源电位表示数据位的第二逻辑电平(例如，‘I’数据值)。多电平单元(MLC)可经指派(例如)有四个不同阈值电压(Vt)范围(每一范围为200mV)，其中每一范围对应于相异数据状态，借此表示四个数据值或位模式。通常，在每一范围之间存在0.2V到0.4V的死空间或裕度以使Vt分布不重叠。如果单元的Vt在第一范围内，则单元可被认为存储逻辑11状态且通常被看作单元的经擦除状态。如果Vt在第二范围内，则单元可被认为存储逻辑10状态。如果Vt在第三范围内，则单元可被认为存储逻辑00状态。且，如果Vt在第四范围内，则单元可被认为存储逻辑01状态。当如上文所描述来编程传统MLC装置时，通常首先将单元作为块进行擦除以对应于经擦除状态。在单元块的擦除之后，必要时，首先编程每一单元的最低有效位(LSB)。举例来说，如果LSB为1，则编程为不必要的，但如果LSB为0，则使目标存储器单元的Vt从对应于11逻辑状态的Vt范围移动到对应于10逻辑状态的Vt范围。在LSB的编程之后，以类似方式来编程每一单元的最高有效位(MSB)，从而在必要时使Vt移位。当读取传统存储器装置的MLC时，一个或一个以上读取操作通常确定单元电压的Vt落在所述范围中的哪一者中。举例来说，第一读取操作可确定目标存储器单元的Vt指示MSB为I还是0，而第二读取操作可确定目标存储器单元的Vt指示LSB为I还是O。然而，在每一情况下，不管在每一单元上存储多少位，从目标存储器单元的读取操作均传回单一位。随着在每一 MLC上存储更多位，多个编程和读取操作的此问题变得愈加麻烦。因为每一所述编程或读取操作为二进制操作(即，每一操作编程或传回每单元的单一信息位)，所以在每一 MLC上存储更多位会导致较长操作时间。说明性实施例的存储器装置将数据作为Vt范围而存储于存储器单元上。然而，与传统存储器装置相比，编程和读取操作能够将数据信号不用作MLC数据值的离散位，而将数据信号用作MLC数据值的完整表示(例如，MLC数据值的完整位模式)。举例来说，在双位MLC装置中，不再编程单元的LSB且随后编程那个单元的MSB，而是可编程表示那两个位的位模式的目标阈值电压。即，可将一系列编程和验证操作应用于存储器单元，直到那个存储器单元获得其目标阈值电压，而非编程到第一位的第一阈值电压、移位到第二位的第二阈值电压，等等。类似地，不再利用多本文档来自技高网...

【技术保护点】
一种操作存储器的方法，其包含：以第一分辨率编程存储器单元；及以第二分辨率感测所述存储器单元。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：维沙尔·萨林，辉俊胜，弗朗姬·F·鲁帕尔瓦尔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US