半导体器件和半导体器件制造方法技术

一种半导体器件包括：p型金属氧化物半导体层；与p型金属氧化物半导体层连接的源极电极；与p型金属氧化物半导体层连接的漏极电极；以及被布置为与p型金属氧化物半导体层的一部分相对的栅极电极。在俯视图中栅极电极和漏极电极相互分离。

【技术实现步骤摘要】
【专利摘要】一种半导体器件包括：p型金属氧化物半导体层；与p型金属氧化物半导体层连接的源极电极；与p型金属氧化物半导体层连接的漏极电极；以及被布置为与p型金属氧化物半导体层的一部分相对的栅极电极。在俯视图中栅极电极和漏极电极相互分离。【专利说明】
本专利技术涉及一种。具体而言，本专利技术涉及一种具有P型金属氧化物半导体层的。
技术介绍
作为通过在布线层中形成晶体管的技术的有源布线线路器件，有时形成CMOS (互补金属氧化物半导体)反相器。通过使用CMOS反相器，与其中仅使用NM0S晶体管或者PM0S晶体管的情况比较，可以抑制通过电流并且可以实现功率节省。为了实现CMOS反相器，除了 η型金属氧化物晶体管之外还需要ρ型金属氧化物晶体管。也希望在其中形成它们的工艺对布线层无影响。关于ρ型金属氧化物晶体管，专利文献1和非专利文献1公开如下晶体管，该晶体管具有在沟道层中通过外延生长方法在YSZ衬底上形成的氧化锡(SnO)膜。非专利文献2也公开一种通过溅射方法在Si02衬底上形成多晶态SnO膜以使用它作为沟道的技术。此夕卜，它公开一种通过执行沉积后退火(PDA)来获得多晶态SnO膜的技术。另一方面，至于晶体管的结构，在专利文献2中公开一种半导体器件。该半导体器件包括半导体衬底；在半导体衬底上形成的绝缘层；具有在绝缘层的表面部分中嵌入的第一布线线路的第一布线层；在第一布线层上提供的半导体层；在半导体层上或者之下提供的栅极绝缘膜；以及被提供用于经过栅极绝缘膜与半导体层相对的栅极电极。引用列表W0 2010/01080从1JP 2010-141230A0go et al., Applied Physics Letters N0.93,2008, page 032113Yabuta et al.,Applied Physics Letters,N0.97,2010,page072111
技术实现思路
希望晶体管具有大的导通/关断比。导通/关断比指示在导通状态中的漏极电流与在关断状态中的漏极电流之比。然而难以在P型金属氧化物晶体管中获得足够导通/关断比。图1是示出根据非专利文献2的ρ型晶体管中的漏极电流(_Id)和栅极电压(VG)的关系的图。图1示出漏极电流比对在范围-200V至+100V内的VG。漏极电流在这一范围内改变一位数。如果定义漏极电流的最大值与其最小值之比为导通/关断比，则导通/关断比约为1位数。对于实际使用而言希望导通/关断比等于或者多于4位数。专利技术人认为ρ型金属氧化物晶体管中的导通/关断比的减少原因在于η型半导体部件的形成。下文将描述这一点。在金属氧化物半导体中包含的金属有时可以采取其氧化数不同的多个状态。也依赖于金属种类，Ρ型半导体有时改变成η型半导体。图2是示意地示出氧化状态的改变的图。如图2中所示，在SnO层1的表面上形成51102层2。例如暴露于大气引起从SnO改变成Sn02。SnO层是p型半导体，但是Sn02层是η型半导体。也有Cu20改变成CuO的情况。Cu20是ρ型半导体,但是CuO是η型半导体。图3是示意地示出在制造的工艺中的ρ型氧化物半导体3的示例的截面图。在这一 Ρ型金属氧化物晶体管3中，提供SnO膜作为ρ型半导体层6。半导体层6由层间绝缘膜7覆盖。在形成源极电极和漏极电极的情况下，用于源极电极的开口 4和用于漏极电极的开口5由层间绝缘膜7形成。通过形成这些开口来暴露半导体层6的一部分。在暴露部分中，SnO膜改变成Sn02膜。Sn02膜如以上提到的那样是η型半导体。也就是说，ρ型半导体层6的一部分改变成η型半导体。图4是示意地示出漏极电流Id和栅极电压Vg的关系的示例的曲线图。如果半导体层6由ρ型半导体组成，则随着栅极电压Vg增加，漏极电流Id的绝对值减少。然而如果半导体层6由η型半导体组成，则随着栅极电压Vg增加，漏极电流Id的绝对值上升。在如图2和图3中所示在半导体层6的部分中形成η型半导体时，由于η型半导体部件的影响而可能从未增加导通/关断比。因此，专利技术人认为，如图5中所示，如果可以减少η型半导体部件的影响，则可以增加Ρ型金属氧化物晶体管的导通/关断比。其它问题和新特征将通过说明书和附图的描述而变得清楚。根据一个实施例的半导体器件包括:ρ型金属氧化物半导体层；与？型金属氧化物半导体层连接的源极电极；与？型金属氧化物半导体层连接的漏极电极；以及被布置为与Ρ型金属氧化物半导体层的一部分相对的栅极电极。在俯视图中栅极电极和漏极电极相互分离。根据上述一个实施例，可以减少η型半导体部件对导通/关断比给予的影响。【专利附图】【附图说明】图1是示出根据非专利文献2的ρ型晶体管中的漏极电流(-1d)和栅极电压(Vg)的关系的图；图2是示意地示出氧化状态的改变的图；图3是示意地示出在制造工艺中的ρ型金属氧化物晶体管3的示例的截面图；图4是示出漏极电流Id和栅极电压Vg的关系的示例的曲线图；图5是示意地示出漏极电流Id和栅极电压Vg的关系的示例的曲线图；图6是示出根据第一实施例的半导体器件的截面图；图7A是示意地示出根据第一实施例的半导体器件的图；图7B是示意地示出根据比较示例1的半导体器件的图；图7C是示意地示出根据比较示例2的半导体器件的图；图8是示出栅极电压Vg和漏极电流Id的绝对值的关系的曲线图；图9A是示出根据第一实施例的半导体器件制造方法的截面图；图9B是示出根据第一实施例的半导体器件制造方法的截面图；图9C是示出根据第一实施例的半导体器件制造方法的截面图；图9D是示出根据第一实施例的半导体器件制造方法的截面图；图9E是示出根据第一实施例的半导体器件制造方法的截面图；图10是示意地示出根据第二实施例的ρ型金属氧化物晶体管的截面图；图11是示出根据第三实施例的半导体器件制造方法的流程图；图12是示出制造条件和平带电压Vfb的关系的图；图13A是示出根据第四实施例的半导体层的XRD谱的图；图13B是示出根据第四实施例的半导体层中的栅极电压Vg和栅极电容Cg的关系的曲线图；图14是示出根据第四实施例的半导体层的XPS谱的曲线图；图15是示意地示出根据第五实施例的半导体器件的图；图16是示意地示出根据第六实施例的反相器的图；图17是示意地示出反相器的结构的截面图；图18是示出反相器的平面图；图19是沿着图18中的线A-A的截面的截面图；图20是在俯视图中示出根据第七实施例的反相器的图；图21是示意地示出根据第八实施例的反相器的图；图22是在俯视图中示出根据第八实施例的反相器的图；图23是示出沿着图22中的线B_B的截面的截面图；图24是示意地示出根据第九实施例的反相器的截面图；图25是示意地示出根据第十实施例的反相器的示例的平面图；并且图26是示意地示出根据第十实施例的反相器的截面图。【具体实施方式】下文将参照附图具体描述本专利技术的实施例。图6是示出根据第一实施例的半导体器件9的截面图。半导体器件9被形成于衬底(未示出)上并且具有层叠多个布线层这样的结构。在图6中示出多个布线层中的一个布线层的结构。如图6中所示，半导体器件由防扩散膜10、第一绝缘层11、第一布线层13、防扩散膜16、第二绝缘层14和ρ型金属氧化物晶体管8组成。防扩散膜10是用于区分下布线层和上布线层的膜。在防扩散膜1本文档来自技高网...

【技术保护点】
一种半导体器件，包括：p型金属氧化物半导体层；与所述p型金属氧化物半导体层连接的源极电极；与所述p型金属氧化物半导体层连接的漏极电极；以及被布置为与所述p型金属氧化物半导体层的一部分相对的栅极电极，其中在俯视图中所述栅极电极和所述漏极电极相互分离。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：砂村润，金子贵昭，古武直也，齐藤忍，林喜宏，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP