带有垂直栅极结构的器件制造技术

本发明专利技术涉及了一种器件，该器件包括晶圆衬底、形成在晶圆衬底中的截顶圆锥结构和围绕着截顶圆锥结构的中部的栅极全包围(GAA)结构。该截顶圆锥结构包括形成在截顶圆锥底部的漏极、形成在垂直截顶圆锥的顶部的源极和形成在截顶圆锥的中部的接触源极和漏极的沟道。GAA结构在GAA结构的一侧与源极相重叠，并且在GAA结构的另一侧与漏极相重叠。本发明专利技术还提供了一种带有垂直栅极结构的器件。

【技术实现步骤摘要】
带有垂直栅极结构的器件
本专利技术涉及半导体领域，更具体地，本专利技术涉及一种带有垂直栅极结构的器件。
技术介绍
半导体集成电路(IC)工业经历了快速的发展。IC材料和设计中的技术进步产生出了一代又一代1C，每代IC都比前一代IC更小更复杂。在IC的发展期间，随着几何尺寸(即，利用制造工艺可以形成的最小元件)的减小，功能密度(即，单位芯片面积的互连器件的数量)通常会增大。这种按比例缩小工艺通常通过提高生产效率和降低相关费用来体现其益处。然而，这些改进同时还增加了处理和制造IC的复杂程度，对于这些即将实现的改进，需要在IC处理和制造中进行类似的改进。例如，传统的互补金属氧化物半导体(CMOS)晶体管的按比例缩小由于断开状态电流泄漏而面临着迅速增大功率消耗的挑战。与CMOS晶体管的按比例缩小相关的栅极氧化物膜厚度变薄造成了关断状态电流泄漏。因此，需要一种用于进一步按比例缩小晶体管的方法或器件。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种器件，所述器件包括:晶圆衬底；截顶圆锥结构，形成在所述晶圆衬底中，其中，所述截顶圆锥结构包括形成在所述截顶圆锥结构的底部的漏极、形成在所述截顶圆锥结构的顶部的源极和形成在所述截顶圆锥结构的中部且连接所述源极和所述漏极的沟道；以及栅极完全包围(GAA)结构，围绕所述截顶圆锥结构的中部，其中，所述GAA结构在所述GAA结构的一侧与所述源极相重叠，越过所述沟道，并且在所述GAA结构的另一侧与所述漏极相重叠。在所述器件中，进一步包括:多个金属塞，所述多个金属塞接触所述GAA结构、所述源极和所述漏极。在所述器件中，所述GAA结构包括:沉积在所述截顶圆锥结构的侧壁上的界面层(IL)、沉积在所述IL上方的金属栅极层以及沉积在所述金属栅极层上方的多晶硅栅极层。在所述器件中，所述IL包括氧化物层。在所述器件中，进一步包括高k介电层。在所述器件中，所述漏极包括负电荷(N+)漏极或正电荷(P+)漏极。在所述器件中，所述源极包括P+源极或N+源极。[0011 ] 在所述器件中，进一步包括P+Ge源极。在所述器件中，进一步包括N+InAs源极。根据本专利技术的另一方面，提供了一种器件，所述器件包括:晶圆衬底；截顶圆锥结构，形成在所述晶圆衬底中，其中，所述截顶圆锥结构包括形成在所述截顶圆锥的底部的漏极、形成在所述截顶圆锥的中部且位于漏极上方的沟道和形成在所述截顶圆锥结构的顶部且位于沟道上方的源极；以及栅极完全包围(GAA)结构，围绕所述截顶圆锥结构的中部，在所述截顶圆锥结构的底部与所述漏极相重叠，并且在所述截顶圆锥结构的顶部与所述源极相重叠，其中，所述GAA结构包括沉积在所述截顶圆锥结构的侧壁上的界面层(IL)、沉积在所述IL上的栅极层和沉积在所述金属栅极层上方的多晶硅栅极层。在所述器件中，进一步包括:多个金属塞，所述多个金属塞接触所述GAA结构、所述源极和所述漏极，其中，所述金属塞包括金属或金属合金。根据本专利技术的又一方面，提供了一种制造器件的方法，所述方法包括:接收晶圆衬底；形成截顶圆锥结构，其中硬掩模层位于所述截顶圆锥结构的顶部；在所述截顶圆锥结构的底部形成漏极；形成围绕所述截顶圆锥结构的中部的栅极完全包围(GAA)结构；以及在所述截顶圆锥结构的顶部形成源极。在所述方法中，进一步包括:形成多个金属塞，所述金属塞接触所述GAA结构、所述源极和所述漏极。在所述方法中，形成所述漏极包括:形成负电荷(N+)漏极或正电荷(P+)漏极。在所述方法中，形成所述GAA结构包括:在所述晶圆衬底上方沉积第一氧化物层；蚀刻部分所述第一氧化物层；在部分蚀刻的所述第一氧化物层上方沉积界面层(IL);在所述IL上方沉积金属栅极层；以及在所述金属栅极层上方沉积多晶硅栅极，使得所述GAA结构围绕所述截顶圆锥并且与位于所述截顶圆锥底部的漏极相重叠。在所述方法中，进一步包括:去除位于截顶圆锥的顶部的所述IL、所述金属栅极层和所述多晶硅栅极层，使得所述截顶圆锥的中部被所述GAA结构围绕。在所述方法中，进一步包括:形成围绕所述截顶圆锥的顶部的隔离件。在所述方法中，形成所述源极包括:形成P+源极或N+源极。在所述方法中，形成所述P+源极包括:形成P+Ge源极。在所述方法中，形成所述N+源极包括:形成N+InAs源极。【附图说明】根据以下结合附图的详细描述可以最好地理解本专利技术。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增大或减小各种部件的尺寸。图1是实现本专利技术的一个或多个实施例的制造器件的方法的流程图；图2-图21是实现根据本专利技术的一个或多个实施例的器件制造的截面图；图22-图29是实现根据本专利技术的一个或多个实施例的器件制造的截面图；图30是实现根据本专利技术的一个或多个实施例的器件制造的截面图。【具体实施方式】以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本专利技术。当然，这仅仅是实例，并不是用于限制本专利技术。例如，在以下的本专利技术中的将一个部件形成在另一部件上、与另一部件连接和/或耦合可以包括部件被形成为直接接触的实施例，还可以包括其它部件形成为置于部件之间(诸如，部件不直接接触)的实施例。另外，本专利技术的内容可以在不同实例中重复参考标号和/或字母。这种重复是为了简化和清晰的目的，并且没有在本质上表示各个实施例和/或所讨论配置之间的关系。参考图1，根据本专利技术的一个或多个实施例示出了制造器件的方法100的流程图。图2-图21是使用方法100来制造器件200的截面图，用来实现根据本专利技术的一个或多个实施例。在本实施例中，器件也被称为结构或单元。方法100开始于步骤102，在其中，接收晶圆衬底202。在一些实施例中，晶圆衬底202包括晶圆和/或多个导电或不导电的薄膜。晶圆是包括了硅的半导体衬底(换言之是硅晶圆)。可选地或额外地，晶圆包括其他元素半导体，诸如，锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括 SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GalnP、GaInP 和 / 或 GalnAsP。在又一个替代方式中，晶圆是绝缘体上半导体(SOI)。多个导电和不导电的薄膜可以包括绝缘体或导电材料。例如，导电材料包括金属，诸如，铝(Al)、铜(Cu)、钨(W)、镍(Ni)、钛(Ti)、金(Ag)、钼(Pt)，以及其金属合金。绝缘体材料可以包括氧化硅和氮化硅。晶圆衬底202可以另外包括多种掺杂的部件，诸如，通过离子注入或扩散而形成的η型阱和/或P型阱。方法100进行到步骤104，其中，在图2中所示的晶圆衬底202中形成浅沟槽隔离(STI)结构204。步骤104包括使用光刻工艺在晶圆衬底202上形成光刻胶图案。步骤104还包括使用蚀刻工艺来蚀刻带有被形成为掩模的光刻胶图案的晶圆衬底202，从而在晶圆衬底202中形成沟槽。步骤104进一步包括沉积氧化物来填充晶圆衬底202中的凹槽。步骤104另外包括使用化学机械抛光(CMP)来去除沟槽外的氧化物，从而如图2中所示那样在晶圆衬底202中形成STI结构204。步骤104在蚀刻工艺之前本文档来自技高网...

【技术保护点】
一种器件，所述器件包括：晶圆衬底；截顶圆锥结构，形成在所述晶圆衬底中，其中，所述截顶圆锥结构包括形成在所述截顶圆锥结构的底部的漏极、形成在所述截顶圆锥结构的顶部的源极和形成在所述截顶圆锥结构的中部且连接所述源极和所述漏极的沟道；以及栅极完全包围(GAA)结构，围绕所述截顶圆锥结构的中部，其中，所述GAA结构在所述GAA结构的一侧与所述源极相重叠，越过所述沟道，并且在所述GAA结构的另一侧与所述漏极相重叠。

【技术特征摘要】
2012.08.07 US 13/568,9971.一种器件，所述器件包括: 晶圆衬底； 截顶圆锥结构，形成在所述晶圆衬底中，其中，所述截顶圆锥结构包括形成在所述截顶圆锥结构的底部的漏极、形成在所述截顶圆锥结构的顶部的源极和形成在所述截顶圆锥结构的中部且连接所述源极和所述漏极的沟道；以及 棚极完全包围(GAA)结构，围绕所述截顶圆维结构的中部，其中，所述GAA结构在所述GAA结构的一侧与所述源极相重叠，越过所述沟道，并且在所述GAA结构的另一侧与所述漏极相重叠。2.根据权利要求1所述的器件，进一步包括:多个金属塞，所述多个金属塞接触所述GAA结构、所述源极和所述漏极。3.根据权利要求1所述的器件，其中，所述GAA结构包括:沉积在所述截顶圆锥结构的侧壁上的界面层(IL)、沉积在所述IL上方的金属栅极层以及沉积在所述金属栅极层上方的多晶硅栅极层。4.根据权利要求3所述的器件，其中，所述IL包括氧化物层。5.根据权利要求4所述的器件，进一步包括高k介电层。6.根据权利要求1所述的器件，其中，所述漏...

【专利技术属性】
技术研发人员：庄学理，朱鸣，陈意仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：