半导体器件的金属栅极结构制造技术

本发明专利技术涉及集成电路制造，更具体而言，涉及金属栅极结构。半导体器件的示例性结构包括：衬底，该衬底包括分离并围绕P型有源区和N型有源区的隔离区；位于P型有源区上方的P型栅极结构中的P型功函数金属层，其中，所述P型功函数金属层包括第一底部和第一侧壁，其中，第一底部包括具有第一厚度的第一金属化合物层；以及位于所述N型有源区上方的N型栅极结构中的N型功函数金属层，其中，N型功函数金属层包括第二底部和第二侧壁，其中第二底部包括具有小于第一厚度的第二厚度的第二金属化合物层。

【技术实现步骤摘要】
半导体器件的金属栅极结构
本专利技术涉及集成电路制造，更具体而言，涉及具有金属栅极结构的半导体器件。
技术介绍
随着技术节点收缩，在一些集成电路(IC)设计中，一直期望用金属栅电极来替换常用的多晶硅栅电极，从而在减小部件尺寸的情况下改进器件性能。形成金属栅极结构的一种工艺被称为“后栅极”工艺，在该工艺中“最后”制造最终的栅极结构，这使得必须在栅极形成之后实施的包括高温加工的后续工艺数量减少。然而,将这些部件和工艺应用到互补金属氧化物半导体(CMOS)制造中仍存在诸多挑战。例如，在“后栅极”制造工艺中，金属栅极结构中的多个功函数层导致高栅极电阻，从而增加器件不稳定和/或器件失灵的可能性。随着栅极长度和器件之间的间隔的减小，这些问题加重了。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括:衬底，包括隔离并围绕P型有源区和N型有源区的隔离区屮型功函数金属层，位于所述P型有源区上方的P型栅极结构中，其中，所述P型功函数金属层包括第一底部和第一侧壁，所述第一底部包括具有第一厚度的第一金属化合物层；以及N型功函数金属层，位于所述N型有源区上方的N型栅极结构中，其中，所述N型功函数金属层包括第二底部和第二侧壁，所述第二底部包括具有小于所述第一厚度的第二厚度的第二金属化合物层。在上述半导体器件中，其中，所述第一厚度与所述第二厚度的比值为约2至约4。在上述半导体器件中，其中，所述金属化合物包含TaN。在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层。在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三金属化合物层。在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度。在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度，其中，所述第一高度与所述第三高度的比值为约0.5至约0.7。在上述半导体器件中，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层，其中，所述伪P型功函数金属层包括第三底部和第三侧壁，其中，所述第一侧壁的第一高度小于所述第三侧壁的第三高度，其中，所述第三底部基本上具有所述第一厚度。在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层。在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四金属化合物层。在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度。在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度，其中，所述第二高度与所述第四高度的比值为约0.5至约0.7。在上述半导体器件中，进一步包括位于所述隔离区的第二部分上方的伪N型功函数金属层，其中，所述伪N型功函数金属层包括第四底部和第四侧壁，其中，所述第二侧壁的第二高度小于所述第四侧壁的第四高度，其中，所述第四底部基本上具有所述第二厚度。根据本专利技术的另一方面，还提供了一种制造半导体器件的方法，包括:提供衬底，所述衬底包括分离并围绕P型有源区和N型有源区的隔离区；在介电层中形成位于所述P型有源区上方的P型沟槽和位于所述N型有源区上方的N型沟槽；在所述介电层上方以及在所述P型沟槽和所述N型沟槽中形成金属化合物层；在所述金属化合物层上方形成第一牺牲层；在所述第一牺牲层上方形成第二牺牲层用来填充所述P型沟槽和所述N型沟槽；在所述第二牺牲层上方形成感光层；图案化所述感光层以暴露位于所述N型沟槽上方的第二牺牲层并覆盖位于所述P型沟槽上方的第二牺牲层；去除位于所述N型沟槽上方的所述第二牺牲层；去除位于所述N型沟槽上方的所述第一牺牲层；部分地去除位于所述N型沟槽中的金属化合物层。在上述方法中，进一步包括:去除位于所述P型沟槽上方的所述第二牺牲层和所述第一牺牲层。在上述方法中，进一步包括:形成信号金属层以填充所述N型沟槽；以及实施化学机械抛光以平坦化所述信号金属层。在上述方法中，其中，通过CVD、PVD或ALD来执行在所述介电层上方以及在所述P型沟槽和所述N型沟槽中形成金属化合物层的步骤。在上述方法中，其中，使用HBr、NF3> CH4, Ar以及它们的组合中的至少一种作为蚀刻气体来执行去除位于所述N型沟槽上方的第二牺牲层的步骤。在上述方法中，其中，使用N2、CF4, H2和它们的组合中的至少一种作为蚀刻气体来执行去除位于所述P型沟槽上方的第二牺牲层的步骤。在上述方法中，其中，在包含NH40H、H2O2和H2O的溶液中执行去除所述第一牺牲层的步骤。【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅用于说明的目的。实际上，为了清楚论述起见，附图中的各种部件的尺寸可以被任意增大或缩小。图1是示出根据本专利技术的各个方面制造包含金属栅极结构的半导体器件的方法的流程图；图2是根据本专利技术的各个方面的包含金属栅极结构的半导体器件的俯视图；以及图3至图15是根据本专利技术的各个方面的处于各个制造阶段的包含金属栅极结构的半导体器件沿着图2的线a-a截取获得的截面图。【具体实施方式】可以了解为了实施本专利技术的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本专利技术。当然这些仅是实例并不打算用于限定。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。为了简明和清楚，可以任意地以不同的比例绘制各种部件。而且，本专利技术可能在各个实例中重复附图标记和/或字母。这种重复是为了简明和清楚的目的，并且其自身并没有表明所讨论的各个实施例和/或结构之间的关系。此外，本专利技术提供了“后栅极”金属栅极工艺的实例，然而，本领域技术人员可以认识到适用于其他工艺和/或其他材料的使用。参照图1，示出了根据本专利技术的各个方面制造包含金属栅极结构的半导体器件的方法100的流程图。方法100开始于提供衬底的步骤102，该衬底包括分离并围绕P型有源区和N型有源区的隔离区。方法100继续到步骤104，在介电层中形成位于P型有源区上方的P型沟槽和位于N型有源区上方的N型沟槽。方法100继续到步骤106，在介电层上方以及在P型沟槽和N型沟槽中形成金属化合物层。方法100继续到步骤108，在金属化合物层上方形成第一牺牲层。方法100继续到步骤110，在第一牺牲层上方形成第二牺牲层本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括隔离并围绕P型有源区和N型有源区的隔离区；P型功函数金属层，位于所述P型有源区上方的P型栅极结构中，其中，所述P型功函数金属层包括第一底部和第一侧壁，所述第一底部包括具有第一厚度的第一金属化合物层；以及N型功函数金属层，位于所述N型有源区上方的N型栅极结构中，其中，所述N型功函数金属层包括第二底部和第二侧壁，所述第二底部包括具有小于所述第一厚度的第二厚度的第二金属化合物层。

【技术特征摘要】
2012.08.30 US 13/599,8681.一种半导体器件，包括:衬底，包括隔离并围绕P型有源区和N型有源区的隔离区；P型功函数金属层，位于所述P型有源区上方的P型栅极结构中，其中，所述P型功函数金属层包括第一底部和第一侧壁，所述第一底部包括具有第一厚度的第一金属化合物层；以及N型功函数金属层，位于所述N型有源区上方的N型栅极结构中，其中，所述N型功函数金属层包括第二底部和第二侧壁，所述第二底部包括具有小于所述第一厚度的第二厚度的第二金属化合物层。2.根据权利要求1所述的半导体器件，其中，所述第一厚度与所述第二厚度的比值为约2至约4。3.根据权利要求1所述的半导体器件，其中，所述金属化合物包含TaN。4.根据权利要求1所述的半导体器件，进一步包括位于所述隔离区的第一部分上方的伪P型功函数金属层。5.根据权利要求4所述的半导体器件，其中，所述伪P型功函数金属层包括第三金属化合物层。6.一种制造半导体器件的方法，包括:提供衬底，所述衬底包括分离并围绕P型有源区和N型有源区的隔离区；在介电层中形成位于所述P型有源区上方的P型...

【专利技术属性】
技术研发人员：简珮珊，巫凯雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：台湾;71