具有金属接触件的III-V族化合物半导体器件及其制造方法技术

一种半导体器件包括半导体衬底；位于半导体衬底上方的包含至少第一III-V族半导体化合物的沟道层；位于沟道层的第一部分上方的栅极堆叠结构；位于沟道层的第二部分上方的包含至少第二III-V族半导体化合物的源极区和漏极区；以及位于S/D区上方的包含接触S/D区的第一金属化接触层的第一金属接触结构。第一金属化接触层包含至少一种金属-III-V族半导体化合物。本发明专利技术提供了具有金属接触件的III-V族化合物半导体器件及其制造方法。

【技术实现步骤摘要】
【专利摘要】一种半导体器件包括半导体衬底；位于半导体衬底上方的包含至少第一III-V族半导体化合物的沟道层；位于沟道层的第一部分上方的栅极堆叠结构；位于沟道层的第二部分上方的包含至少第二III-V族半导体化合物的源极区和漏极区；以及位于S/D区上方的包含接触S/D区的第一金属化接触层的第一金属接触结构。第一金属化接触层包含至少一种金属-III-V族半导体化合物。本专利技术提供了具有金属接触件的III-V族化合物半导体器件及其制造方法。【专利说明】具有金属接触件的111-V族化合物半导体器件及其制造方法
本专利技术涉及II1-V族化合物半导体器件及其制造方法。
技术介绍
随着互补金属氧化物半导体(CMOS)器件缩减至更小尺寸，正在考虑满足先进性能目标的新材料和新理念。CMOS技术包括N型金属氧化物半导体(NMOS)和P型金属氧化物半导体(PMOS)。例如，金属氧化物半导体场效应晶体管(MOSFET)是用于放大或转换电子信号的晶体管。在NMOS和PMOS以及各种其他器件中高性能的一个方面是器件开关频率。制造接触件用于晶体管的栅电极以及源极和漏极区域。II1-V族化合物半导体由于它们的高迁移率和低有效质量是用于将来的CMOS器件的潜在沟道材料。面临的一个挑战是降低源极/漏极(S/D)扩展结构中的电阻以在II1-V族半导体CMOS技术中使晶体管的性能最大化。
技术实现思路
为了解决上述技术问题，一方面，本专利技术提供了一种半导体器件，包括:半导体衬底；沟道层，包含至少第一 II1-V族半导体化合物，所述沟道层位于所述半导体衬底上方；栅极堆叠结构，位于所述沟道层的第一部分的上方；源极区和漏极区，位于所述沟道层的第二部分的上方，所述源极区和所述漏极区(S/D区)包含至少第二 II1-V族半导体化合物；以及第一金属接触结构，位于所述S/D区上方，所述第一金属接触结构包括接触所述S/D区的第一金属化接触层，该金属化接触层包含至少一种金属-πι-v族半导体化合物。在所述的半导体器件中，所述第一金属化接触层部分地嵌入所述S/D区。在所述的半导体器件中，所述第一金属化接触层中的至少一种金属-1I1-V族半导体化合物是由至少一种金属和所述S/D区中的所述至少第二 II1-V族半导体化合物组成的材料。在所述的半导体器件中，所述S/D区还包含金属-1I1-V族半导体化合物。在所述的半导体器件中，所述S/D区还包含金属-1I1-V族半导体化合物，其中，所述第一金属化接触层中的至少一种金属-1I1-V族半导体化合物和所述S/D区中的金属-1I1-V族半导体化合物是镍化物。在所述的半导体器件中，所述第一金属接触结构还包括接触所述金属化接触层的扩散阻挡层和接触所述扩散阻挡层的金属塞。所述的半导体器件还包括:沿着所述栅极堆叠结构的侧壁设置的间隔件，其中，所述S/D区是凹陷的，以使所述S/D区的一部分位于所述间隔件的底部高度之下。所述的半导体器件还包括:位于所述栅极堆叠结构上方的第二金属接触结构，所述第二金属接触结构包括接触所述栅极堆叠结构的第二金属化接触层。所述的半导体器件还包括:位于所述栅极堆叠结构上方的第二金属接触结构，所述第二金属接触结构包括接触所述栅极堆叠结构的第二金属化接触层，其中，所述栅极堆叠结构是金属，并且所述第二金属化接触层设置在所述栅极结构的顶面上。所述的半导体器件还包括:位于所述栅极堆叠结构上方的第二金属接触结构，所述第二金属接触结构包括接触所述栅极堆叠结构的第二金属化接触层，其中，所述栅极堆叠结构包含多晶硅，并且所述第二金属化接触层包含金属硅化物并且部分地嵌入所述栅极堆叠结构。所述的半导体器件还包括:位于所述栅极堆叠结构上方的第二金属接触结构，所述第二金属接触结构包括接触所述栅极堆叠结构的第二金属化接触层，其中，所述第二金属接触结构还包括接触所述第二金属化接触层的扩散阻挡层和接触所述扩散阻挡层的金属塞。另一方面，本专利技术提供了一种用于形成半导体器件的方法，包括:在半导体衬底上方提供包含至少一种II1-V族半导体化合物的沟道层；在所述沟道层的第一部分上方形成栅极堆叠结构；在所述沟道层的第二部分上方形成源极区和漏极区(S/D区)；以及在所述S/D区上方形成第一金属接触结构，其中，所述第一金属接触结构包括接触所述S/D区的第一金属化接触层，所述第一金属化接触层包含至少一种金属-πι-v族半导体化合物。在所述的方法中，形成所述源极区和漏极区(S/D区)包括:在所述源极区和所述漏极区中形成具有II1-V族半导体化合物的金属化材料。在所述的方法中，形成所述源极区和漏极区(S/D区)包括:在所述源极区和所述漏极区中形成具有II1-V族半导体化合物的金属化材料，其中，形成金属化材料包括:在所述沟道层的第二部分上方提供至少一种II1-V族半导体化合物；以及在所述源极区和所述漏极区中的II1-V族半导体化合物上沉积金属层，然后是对所述半导体器件进行退火的步骤。在所述的方法中，在所述S/D区上方提供第一金属接触结构包括:形成接触所述S/D区的金属层；形成接触所述金属层的扩散阻挡层；以及提供接触所述扩散阻挡层的金属塞。在所述的方法中，在所述S/D区上方提供第一金属接触结构包括通过退火步骤形成包含至少一种金属-1I1-V族半导体化合物的第一金属化接触层的步骤。所述的方法还包括沿着所述栅极堆叠结构的侧壁形成间隔件。所述的方法还包括沿着所述栅极堆叠结构的侧壁形成间隔件，其中，在所述沟道层的第二部分上方形成所述源极区和所述漏极区包括在所述间隔件的底部高度之下设置所述源极区的一部分和所述漏极区的一部分。在所述的方法中，所述栅极堆叠结构包含金属或多晶硅。在所述的方法中，形成所述第一金属接触结构包括:在所述栅极堆叠结构的顶面上形成金属层；形成接触所述金属层的扩散阻挡层；用金属塞填充所述扩散阻挡层；以及对所述半导体器件进行退火。又一方面，本专利技术提供了一种半导体器件，包括:半导体衬底；沟道层，包含至少第一 II1-V族半导体化合物，所述沟道层位于所述半导体衬底上方；栅极堆叠结构，位于所述沟道层的第一部分的上方；源极区和漏极区，位于所述沟道层的第二部分的上方，所述源极区和所述漏极区(S/D区)包含至少第二 II1-V族半导体化合物；第一金属接触结构，位于所述S/D区上方，所述第一金属接触结构包括接触所述S/D区的第一金属化接触层，所述第一金属化接触层包含至少一种金属-πι-v族半导体化合物；以及第二金属接触结构，位于所述栅极堆叠结构上方，所述第二金属接触结构包括接触所述栅极堆叠结构的第二金属化接触层。在所述的半导体器件中，所述栅极堆叠结构包含多晶硅，并且所述第二金属化接触层包含金属硅化物。【专利附图】【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据惯例，各种部件没有被按比例绘制。相反，为清楚起见，各种部件的尺寸可以被任意增大或减小。在整个说明书和附图中，相似的参考标号表示相似的部件。图1A示出根据本专利技术的一些实施例的示例性II1-V族半导体CMOS器件的截面图。图1B是图1A虚线框所示部分的放大图，示出根据一些实施例的CMOS器件电阻的源极/漏极(S/D)区中的元件。图2示出根据一些实施例的采用外延生长源极/本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；沟道层，包含至少第一III?V族半导体化合物，所述沟道层位于所述半导体衬底上方；栅极堆叠结构，位于所述沟道层的第一部分的上方；源极区和漏极区，位于所述沟道层的第二部分的上方，所述源极区和所述漏极区(S/D区)包含至少第二III?V族半导体化合物；以及第一金属接触结构，位于所述S/D区上方，所述第一金属接触结构包括接触所述S/D区的第一金属化接触层，该金属化接触层包含至少一种金属?III?V族半导体化合物。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：查理德·肯尼斯·奥克斯兰德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：