构图金属栅极的方法技术

本发明专利技术公开了一种制造半导体器件的方法。所述方法包括：在半导体衬底上形成第一、第二、第三和第四栅极结构，每个栅极结构具有伪栅极，从所述第一、第二、第三和所述第四栅极结构上除去所述伪栅极，从而分别形成第一、第二、第三和第四沟槽，形成金属层以部分地填充所述第一、第二、第三和第四沟槽，在所述第一、第二和第三沟槽上方形成第一光致抗蚀剂层，蚀刻所述第四沟槽中的部分金属层，除去所述第一光致抗蚀剂层，在所述第二沟槽和所述第三沟槽上方形成第二光致抗蚀剂层，蚀刻所述第一沟槽中的金属层以及所述第四沟槽中剩余部分的金属层，以及除去所述第二光致抗蚀剂层。

【技术实现步骤摘要】

技术介绍
半导体集成电路(ic)工业已经经历了快速发展。ic材料和设计的技术进步已经产生了几代的集成电路，其中每一代相比前一代具有更小和更复杂的电路。但是，这些进步已经增加了 IC处理和制造的复杂性，并且为了实现这些进步，需要IC处理和制造中出现类似的发展。在集成电路演变的过程中，在几何尺寸(即，使用制造工艺能够生产的最小元件 (或者线))减少的同时，功能密度(即，每个芯片区域中的互连器件数量)通常增加。通过 增加生产效率以及降低相关开销，这种按比例縮小的工艺通常提供益处。这种按比例縮小 还产生相对较高的功率消耗量，这可以通过使用低功率消耗的器件，例如互补金属氧化半导体(CMOS)器件解决。 在縮放比例的趋势中，各种材料已经实施用于CMOS器件的栅电极和栅极电介质。 金属氧化半导体(MOS)晶体管通常由多晶硅栅电极形成。多晶硅材料已经被使用，由于其 在高温处理过程中的热阻特性，这使得多晶硅材料连同源/漏极结构一起在高温下退火。 此外，多晶硅阻挡掺杂原子的离子植入到沟道区域中的能力是有优势的，这使得栅极构图 之后容易形成自对准源/漏极结构。 但是，目前存在利用用于栅电极的金属材料以及用本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在半导体衬底上形成第一、第二、第三和第四栅极结构，每个栅极结构具有伪栅极；从所述第一、第二、第三和第四栅极结构上除去所述伪栅极，从而分别形成第一、第二、第三和第四沟槽；形成金属层以部分地填充所述第一、第二、第三和第四沟槽；在所述第一、第二和第三沟槽上方形成第一光致抗蚀剂层；蚀刻所述第四沟槽中的部分金属层；除去所述第一光致抗蚀剂层；在所述第二沟槽和所述第三沟槽上方形成第二光致抗蚀剂层；蚀刻所述第一沟槽中的金属层以及所述第四沟槽中剩余部分的金属层；以及除去所述第二光致抗蚀剂层。

【技术特征摘要】
US 2008-11-6 61/111,913;US 2009-4-29 12/431,838一种制造半导体器件的方法，所述方法包括在半导体衬底上形成第一、第二、第三和第四栅极结构，每个栅极结构具有伪栅极；从所述第一、第二、第三和第四栅极结构上除去所述伪栅极，从而分别形成第一、第二、第三和第四沟槽；形成金属层以部分地填充所述第一、第二、第三和第四沟槽；在所述第一、第二和第三沟槽上方形成第一光致抗蚀剂层；蚀刻所述第四沟槽中的部分金属层；除去所述第一光致抗蚀剂层；在所述第二沟槽和所述第三沟槽上方形成第二光致抗蚀剂层；蚀刻所述第一沟槽中的金属层以及所述第四沟槽中剩余部分的金属层；以及除去所述第二光致抗蚀剂层。2. 如权利要求1所述的方法，其中通过湿蚀刻工艺蚀刻所述金属层，所述湿蚀刻工艺包括使用i : i : 5容积比的NH40H : H202 :去离子水的蚀刻溶液。3. 如权利要求1所述的方法，其中所述第一光致抗蚀剂层与所述第二光致抗蚀剂层分 别包括大约2，000埃的厚度。4. 如权利要求1所述的方法，其中所述第一栅极结构的栅极长度小于所述第四栅极结 构的栅极长度。5. —种制造半导体器件的方法，所述方法包括在半导体衬底上形成第一、第二、第三和第四栅极结构，每个栅极结构具有伪栅极；从所述第一、第二、第三和第四栅极结构上除去所述伪栅极，从而分别形成第一、第二、 第三和第四沟槽；形成金属层以填充所述第一、第二、第三和第四沟槽； 在所述第一、第二和第三沟槽上方形成第一光致抗蚀剂层；蚀刻所述第四沟槽中的部分金属层，所述蚀刻执行不超出光致抗蚀剂剥落时间窗的期间；除去所述第一光致抗蚀剂层；在所述第二沟槽和第三沟槽上方形成第二光致抗蚀剂层；蚀刻所述第一沟槽中的金属层以及所述第四沟槽中剩余部分的金属层，所述蚀刻执行 不超出光致抗蚀剂剥落时间窗的期间；以及 除去所述第二光致抗蚀剂层。6. 如权利要求1或5所述的方法，其中所述金属层包括厚度范围从大约10埃到大约 200埃的P金属或者N金...

【专利技术属性】
技术研发人员：叶明熙，林舜武，王崇铭，陈启群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]