一种半导体器件制造技术

本实用新型专利技术公开了一种半导体器件,该器件包括:半导体本体;半导体本体中的单元区域，其中单元区域包括至少一个沟槽场效应晶体管结构，所述结构包括：漏极区，漂移区，源极区，本体区，纵向延伸穿过源极区与本体区并进入漂移区的沟槽,其中形成沟槽使得源极区和本体区在横向上比漂移区宽，形成在沟槽中的第一场板和其上的栅极区，其中第一场板和栅极区彼此以绝缘层绝缘,栅极区与围绕的半导体本体以栅氧化物绝缘，并且第一场板与围绕的半导体本体以栅氧化物绝缘，其中沟槽底部的场氧化物比沟槽侧壁的场氧化物厚；位于半导体本体第二表面上的层间介电层；以及延伸穿过层间介电层中的接触孔并且电连接到源极区和本体区的源极金属化层。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
一种半导体器件
本技术涉及半导体器件制造领域，特别涉及一种半导体器件。
技术介绍
功率场效应晶体管(Power MOSFETs)被广泛的用作消费电子产品、工业机器、汽车以及高速火车等中的电功率转换的器件。通过结构上的改进，性能提高也逐年得到实现。与平面型器件相比，采用沟槽技术的功率场效应晶体管提供了每单位面积上具有显著增长的沟道宽度。并且，采用沟槽技术的半导体器件提供了优异的开关特性，并且被用在要求快速开关的应用中。在公知的沟槽MOSFET情况下，仍需进一步提高Rds (on) x A。已有的方案大致遵循图4所示的总体结构。在图4中提供采用η型MOSFET为示例的场板半导体器件。场板半导体器件可以是P型M0SFET。提供重掺杂(在本示例中为η+掺杂)的衬底以形成漏极区405。衬底可以包括但不限于硅。所述漏极区405电连接到半导体器件40的底部表面处的漏极金属400。例如，通过外延生长在所述漏极区405上形成漂移区410 (在本示例中为η掺杂)。在所述漂移区410上方形成与所述漂移区410具有相同导电类型的源极区425 (本示例中为η+型)，并且该源极区通过接触孔电连接到半导体器件40的顶部表面处的源金属430。在所述源极区425和所述漂移区410之间形成与所述漂移区410具有互补导电类型的本体区420。所述源金属430也与所述本体区电接触。如果将合适的电压施加到如下所述的栅极，则在所述本体区中形成器件的沟道。沟槽435延伸穿过所述区域425和420并且进入到所述漂移区410。两个相邻沟槽间的部分构成了台面区。所述沟槽435中具有栅极区450。所述栅极区450电连接至栅极金属。在器件导通状态下向栅极金属施加电压信号，其以熟知的方式在所述区域420中引起沟道并在所述源极区425和漏极区410之间控制这个沟道中的电流流动。场板445设置在沟槽中并位于所述栅极区450的下方。所述场板445和所述栅极区450彼此以绝缘层446绝缘。所述栅极区450与围绕的本体以栅氧化物451绝缘，并且场板445与围绕的本体以栅氧化物440绝缘。所述层(一层或多层)例如可以由二氧化硅组成。为了使Rds(on) x A尽可能的低,最好是将沟槽间的台面区宽度尽可能地最小化以允许对所述台面区的较高的掺杂并且提高沟道密度。然而，事实上存在这样的限制，即所述源极区和本体区必须实现为接触。在自调整接触的情况下，由于光刻步骤或者由于层厚度的变化，这样的接触需要一最小的空间并且受定位公差的影响。因此，台面不能按照所需要的那样缩小很多。另一个限制是场氧化物的厚度，其也同样消耗很大一部分半导体本体材料，例如硅。沟槽晶体管的击穿电压由场氧化物厚度限定。考虑到发生在位于底部沟槽处的硅中的击穿(钉扎在沟槽底部)，击穿电压由沟槽底部的场氧化物的厚度限定。因此，在不减小击穿电压的情况下，沟槽侧壁的场氧化物可以比沟槽底部的氧化物薄。因此，换言之，沟槽侧壁的较厚的场氧化物比所必须的情形需消耗更多的硅，这将导致高的Rdson*A。
技术实现思路
本技术致力于解决前述问题。本技术提供一种半导体器件，该器件包括:半导体本体；所述半导体本体中的单元区域，其中所述单元区域包括至少一个沟槽场效应晶体管结构，所述结构包括:与半导体本体的第一表面邻接的第一导电类型的漏极区；位于所述漏极区上的第一导电类型的漂移区；与半导体本体的第二表面邻接的第一导电类型的源极区；形成在所述源极区与所述漂移区之间的具有与所述第一导电类型互补的第二导电类型的本体区；纵向延伸穿过所述源极区与所述本体区并进入所述漂移区的沟槽，其中形成所述沟槽使得所述源极区和所述本体区在横向上比所述漂移区宽；形成在所述沟槽中的第一场板和其上的栅极区，其中所述第一场板和所述栅极区彼此以绝缘层绝缘，所述栅极区与围绕的半导体本体以栅氧化物绝缘，并且所述第一场板与围绕的半导体本体以栅氧化物绝缘，其中沟槽底部的场氧化物比沟槽侧壁的场氧化物厚；位于所述半导体本体第二表面上的层间介电层；以及延伸穿过所述层间介电层中的接触孔并且电连接到所述源极区和本体区的源极金属化层。在一个实施例中，所述沟槽底部的最厚点的场氧化物比所述沟槽侧壁的最薄点的场氧化物至少厚5%。在另一个实施例中，所述半导体器件进一步包括围绕所述单元区域的边缘区域，在所述边缘区域中提供终止沟槽，其具有未凹陷入所述沟槽的第二场板。在另一个实施例中，所述源极区与本体区的宽度比下方的所述漂移区至少增大10%。在另一个实施例中，所述第一场板电连接至所述源极金属化层。在另一个实施例中，所述第一场板电连接至栅极金属化层。在另一个实施例中，如果所述单元区域包括多于一个沟槽场效应晶体管结构，所述第一场板部分电连接至栅极金属化层，并且部分电连接至所述源极金属化层。在另一个实施例中，所述第一场板浮置。在另一个实施例中，所述第一场板和所述栅极区均由多晶硅形成。在另一个实施例中，所述第一导电类型为η型，因此所述半导体器件构成n-MOSFETο在另一个实施例中，所述第一导电类型为P型，因此所述半导体器件构成p-MOSFET。【附图说明】以下参照附图来说明示例。附图用于说明基本原理，因此仅就用于理解基本原理的方面予以说明。所述附图并非按比例绘制。在附图中，相同的附图标记表示相同的特征。包括图1 (a) -1 (f)的图1为示出依据本技术的半导体器件的工艺顺序。图2为依据本技术的半导体器件的中间结构。图3为依据本技术的具有漂移区中的窄台面及不均匀的场氧化物层厚度的半导体器件的最终结构。图4为依据现有技术的半导体器件的示意结构。应当注意的是附图为示意性的且并非按比例绘制。为了清晰和方便，这些附图中某些部分的相对尺寸和比例被放大或缩小显示。在所修改的不同的实施例中，相同的附图标记被大体用来表示相同或相似的特征。【具体实施方式】以下参照附图进行详细的描述，所述附图形成本技术的一部分，且在本技术中，附图通过对实施本技术的具体实施例的解释表示出来。应当理解的是在不偏离本技术的范围的情况下可以采用其它的实施例且可以进行结构上或逻辑上的改变。例如，对于一个实施例解释或描述的特征可被用于其它实施例或与其它实施例结合来生成另一个实施例。其意图在于本技术包括这样的修改和变化。这些示例用特定的语句描述，但它们不应被理解为对所附的权利要求范围的限制。附图仅出于解释性目的且并非按比例绘制。除非特别说明，出于清楚的目的，相应的元件在不同的附图中采用同样的附图标记表不。术语〃具有〃，〃含有〃，〃包括，〃包含〃等是开放性的，它们表示所描述的结构，元件或者特征的存在，但并不排除额外元件或特征。除非在文中特别说明外，冠词一个和〃这个〃意在包括复数个和单数个。附图通过在掺杂类型〃n〃或〃p〃之后指示〃+〃或〃-〃来表示相对掺杂浓度。例如，〃n-〃表示一个比η掺杂区的掺杂浓度低的掺杂浓度，而〃η+〃掺杂区具有比η掺杂区的掺杂浓度高的掺杂浓度。具有相同相对掺杂浓度的掺杂区并不一定具有相同的绝对掺杂浓度。例如，两个不同的η掺杂区可以具有相同的或不同的绝对掺杂浓度。词语电连接描述电连接元件间的永久性的低欧姆连接，例如，相关元件间的直接接触或经由金属和/或高掺杂的半导体的低欧姆连接。包括本文档来自技高网...

【技术保护点】
一种半导体器件,?其特征在于,?所述器件包括:半导体本体;所述半导体本体中的单元区域，其中所述单元区域包括至少一个沟槽场效应晶体管结构，所述结构包括：???????与半导体本体的第一表面邻接的第一导电类型的漏极区（300）；???????位于所述漏极区上的第一导电类型的漂移区（302）；???????与半导体本体的第二表面邻接的第一导电类型的源极区（330）；???????形成在所述源极区（330）与所述漂移区（302）之间的具有与所述第一导电类型互补的第二导电类型的本体区（325）;????????纵向延伸穿过所述源极区（330）与所述本体区（325）并进入所述漂移区（302）的沟槽,?其中形成所述沟槽使得所述源极区和所述本体区在横向上比所述漂移区宽;???????形成在所述沟槽中的第一场板（315）和其上的栅极区（320），其中所述第一场板（315）和所述栅极区（320）彼此以绝缘层(346)绝缘,所述栅极区(320)与围绕的半导体本体以栅氧化物(351)绝缘，并且所述第一场板（315）与围绕的半导体本体以栅氧化物（305）绝缘，其中沟槽底部的场氧化物比沟槽侧壁的场氧化物厚；位于所述半导体本体第二表面上的层间介电层；以及延伸穿过所述层间介电层中的接触孔并且电连接到所述源极区和本体区的源极金属化层（345）。...

【技术特征摘要】
1.一种半导体器件，其特征在于，所述器件包括: 半导体本体； 所述半导体本体中的单元区域，其中所述单元区域包括至少一个沟槽场效应晶体管结构，所述结构包括: 与半导体本体的第一表面邻接的第一导电类型的漏极区(300)； 位于所述漏极区上的第一导电类型的漂移区(302)； 与半导体本体的第二表面邻接的第一导电类型的源极区(330)； 形成在所述源极区(330 )与所述漂移区(302 )之间的具有与所述第一导电类型互补的第二导电类型的本体区(325); 纵向延伸穿过所述源极区(330 )与所述本体区(325 )并进入所述漂移区(302 )的沟槽，其中形成所述沟槽使得所述源极区和所述本体区在横向上比所述漂移区宽； 形成在所述沟槽中的第一场板(315)和其上的栅极区(320)，其中所述第一场板(315)和所述栅极区(320)彼此以绝缘层(346)绝缘，所述栅极区(320)与围绕的半导体本体以栅氧化物(351)绝缘，并且所述第一场板(315)与围绕的半导体本体以栅氧化物(305)绝缘，其中沟槽底部的场氧化物比沟槽侧壁的场氧化物厚； 位于所述半导体本体第二表面上的层间介电层；以及 延伸穿过所述层间介电层中的接触孔并且电连接到所述源极区和本体区的源极金属化层(345)。2.如权利要求1所述的半导体...

【专利技术属性】
技术研发人员：O布兰克，W里格，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：实用新型
国别省市：