半导体器件制造技术

本实用新型专利技术涉及半导体器件。提供了能够减小源极电极间电阻RSS（导通）并且减小芯片大小的半导体器件。根据本实用新型专利技术的半导体器件包括：芯片，其被分区为包括第一区域、第二区域和第三区域的三个区域；以及，公共漏极电极，其被设置在芯片的背表面上，其中，在第一和第三区域之间形成第二区域，在第一区域和第三区域中形成第一MOSFET，并且在第二区域中形成第二MOSFET。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请基于在2012年5月29日提交的日本专利申请N0.2012-121503并且要求其优先权的权益，其公开通过引用以其整体被并入在此。
本技术涉及半导体器件。例如，本技术涉及包括绝缘栅型场效应晶体管的半导体器件，该绝缘栅型场效应晶体管具有垂直晶体管结构。
技术介绍
用于锂离子(Li+)电池保护的CSP (芯片尺寸封装)型MOSFET (金属氧化物半导体场效应晶体管)(EFLIP:用于锂离子电池保护的生态倒装芯片M0SFET)的开发已经从过去开始在进行。作为像这样的M0SFET，已知在背表面上设置由金属板或金属膜构成的漏极电极的单芯片双类型MOSFET结构(日本未审查专利申请公布N0.2008-109008 (Yoshida)和用于专利申请的PCT国际公布N0.2004-502293 (Kinzer等)的公布的日语翻译)。在Yoshida中公开的半导体器件中，通过使用在背表面上形成的公共漏极电极(未示出)在一个半导体衬底上封装两个M0SFET。在第一源极电极上，设置了连接到该第一源极电极的两个第一源极凸块电极。在第二源极电极上，设置了连接到该第二源本文档来自技高网...

【技术保护点】
一种半导体器件，包括：?芯片，所述芯片被分区为包括第一区域、第二区域和第三区域的三个区域；以及?公共漏极电极，所述公共漏极电极被设置在所述芯片的背表面上，其中，?所述第二区域形成在所述第一区域和所述第三区域之间，?第一MOSFET形成在所述第一区域和所述第三区域中，并且?第二MOSFET形成在所述第二区域中。

【技术特征摘要】
2012.05.29 JP 2012-1215031.一种半导体器件,包括: 芯片，所述芯片被分区为包括第一区域、第二区域和第三区域的三个区域；以及 公共漏极电极，所述公共漏极电极被设置在所述芯片的背表面上，其中， 所述第二区域形成在所述第一区域和所述第三区域之间， 第一 MOSFET形成在所述第一区域和所述第三区域中，并且 第二 MOSFET形成在所述第二区域中。2.根据权利要求1所述的半导体器件，其中，所述第一MOSFET的大小大于所述第二MOSFET的大小。3.根据权利要求1所述的半导体器件，进一步包括: 第一栅极焊盘，所述第一栅极焊盘被设置在所述第一区域中，所述第一栅极焊盘被电连接到所述第一 MOSFET ；以及 第二栅极焊盘，所述第二栅极焊盘被设置在所述第三区域中，所述第二栅极焊盘被电连接到所述第二 MOSFET。4.根据权利要求3所述的半导体器件，其中，在所述第二区域中未设置栅极焊盘。5.根据权利要求3所述的半导体器件，其中 所述第一、第二和第三区域中的每一个包括两个源极焊盘，并且 所述第一和第二栅极焊盘中的每一个被设置为夹在所述两个源极焊盘之间。6.根据权利要求5所述的半导体器件，其中，在所述第二区域中，所述第二MOSFET的源极焊盘形成在夹在所述两个源极焊盘之...

【专利技术属性】
技术研发人员：铃木和贵，是成贵弘，
申请(专利权)人：瑞萨电子株式会社，
类型：实用新型
国别省市：