半导体器件及其制造方法技术

公开了半导体器件及其制造方法。在一个实施例中，一种半导体器件包括工件以及设置在工件上方并位于金属化层中的多条第一导线。多条第二导线设置在工件上方并位于金属化层中。在工件的截面中，多条第二导线的垂直高度大于多条第一导线的垂直高度。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法。
技术介绍
半导体器件用于各种电子应用中，例如个人电脑、手机、数码相机以及其他电子设备。通常半导体器件的制造是通过在半导体衬底上方循序沉积各种绝缘层或介电层、导电层以及半导电材料层，并且使用光刻对各种材料层图案化以在其上形成电路部件和元件。半导体产业通过不断减小最小部件尺寸，从而使得更多的元件集成到给定面积，进而持续提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度。由于导线的尺寸减小，出现了电迁移或高电阻的问题，这增加了导线的电阻并且可能导致器件失灵。本领域需要制造半导体器件的导线的改进的方法。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括：工件；多条第一导线，设置在所述工件的上方并位于金属化层中；以及多条第二导线，设置在所述工件的上方并位于所述金属化层中，其中在所述工件的截面中，所述多条第二导线的垂直高度大于所述多条第一导线的垂直高度。在上述半导体器件中，其中，所述多条第二导线中的一条导线设置在所述多条第一导线中的两条导线之间。在上述半导体器件中，其中，所述第二导线位于所述半导体器件的边缘或所述半导体器件的区域的边缘，而所述第一导线位于所述第二导线之间的中心区域中，或者所述第一导线位于所述半导体器件的边缘或所述半导体器件的区域的边缘，而所述第二导线位于所述第一导线之间的中心区域中。在上述半导体器件中，其中，所述多条第二导线包括电力轨。在上述半导体器件中，其中，所述多条第一导线包括用于标准单元的导线。在上述半导体器件中，其中，在所述工件的截面中，所述多条第一导线包括第一水平宽度，并且在所述工件的截面中，所述多条第二导线包括第二水平宽度，其中所述第二水平宽度小于所述第一水平宽度。在上述半导体器件中，其中，在所述工件的截面中，所述多条第一导线包括第一水平宽度，并且在所述工件的截面中，所述多条第二导线包括第二水平宽度，其中所述第二水平宽度小于所述第一水平宽度，其中，所述第二水平宽度约为所述第一水平宽度的1/3至1/2。根据本专利技术的另一方面，还提供了一种半导体器件，包括：工件；多条第一导线，设置在所述工件的上方并位于金属化层中，在所述工件的截面中，所述多条第一导线包括第一垂直高度；以及多条第二导线，设置在所述工件的上方并位于所述金属化层中，在所述工件的截面中，所述多条第二导线包括第二垂直高度，其中所述第二垂直高度大于所述第一垂直高度。在上述半导体器件中，其中，所述第二垂直高度比所述第一垂直高度大约1.5至3倍。在上述半导体器件中，其中，所述多条第二导线的电阻低于所述多条第一导线的电阻。在上述半导体器件中，其中，所述金属化层包括第一金属化层，其中所述多条第二导线的一部分设置在邻近所述第一金属化层的第二金属化层中。在上述半导体器件中，其中，所述多条第一导线和所述多条第二导线设置在绝缘材料内。在上述半导体器件中，其中，所述多条第一导线和所述多条第二导线设置在绝缘材料内，其中，所述绝缘材料包括形成在其中的蚀刻终止层，其中所述多条第二导线的底面邻近所述蚀刻终止层的顶面。根据本专利技术的又一方面，还提供了一种制造半导体器件的方法，包括：在工件上方形成位于第一金属化层中的多条第一导线，在截面中，所述多条第一导线包括第一垂直高度；以及在所述工件上方形成位于所述第一金属化层中的多条第二导线，在截面中，所述多条第二导线包括第二垂直高度，所述第二垂直高度大于所述第一垂直高度。在上述方法中，其中，形成所述多条第一导线或形成所述多条第二导线包括镶嵌工艺或金属蚀刻工艺。在上述方法中，其中，形成所述多条第一导线和形成所述多条第二导线包括在所述工件上方形成绝缘材料，并且使用第一光刻掩模和第二光刻掩模图案化所述绝缘材料。在上述方法中，其中，形成所述多条第一导线和形成所述多条第二导线包括在所述工件上方形成绝缘材料，并且使用第一光刻掩模和第二光刻掩模图案化所述绝缘材料，其中，图案化所述绝缘材料包括蚀刻工艺，并且用于所述第二导线的蚀刻工艺的实施时间长于用于所述第一导线的蚀刻工艺的实施时间。在上述方法中，其中，形成所述多条第一导线和形成所述多条第二导线包括在所述工件上方形成绝缘材料，并且使用第一光刻掩模和第二光刻掩模图案化所述绝缘材料，其中，图案化所述绝缘材料包括蚀刻工艺，并且用于所述第二导线的蚀刻工艺的实施时间长于用于所述第一导线的蚀刻工艺的实施时间，其中，使用所述第一光刻掩模图案化所述绝缘材料包括：图案化用于所述多条第一导线和所述多条第二导线的上部的绝缘材料。在上述方法中，其中，形成所述多条第一导线和形成所述多条第二导线包括在所述工件上方形成绝缘材料，并且使用第一光刻掩模和第二光刻掩模图案化所述绝缘材料，其中，图案化所述绝缘材料包括蚀刻工艺，并且用于所述第二导线的蚀刻工艺的实施时间长于用于所述第一导线的蚀刻工艺的实施时间，其中，使用所述第一光刻掩模图案化所述绝缘材料包括：图案化用于所述多条第一导线和所述多条第二导线的上部的绝缘材料，其中，使用所述第一光刻掩模图案化所述绝缘材料包括使用第一蚀刻工艺，而使用所述第二光刻掩模图案化所述绝缘材料包括使用第二蚀刻工艺图案化用于所述导线的下部的绝缘材料。在上述方法中，还包括：在图案化的绝缘材料上方形成导电材料，并且使用化学机械抛光(CMP)工艺或蚀刻工艺从所述绝缘材料的顶面上方去除多余的导电材料，保留所述导电材料保持在所述图案化的绝缘材料内的部分，从而形成所述多条第一导线和所述多条第二导线。附图说明为更充分地理解本专利技术以及优势，现将结合附图所进行的以下描述作为参考，其中：图1是根据本专利技术的实施例的半导体器件的俯视图；图2是图1中所示的半导体器件的截面图；图3至图9是示出根据实施例制造图2中所示的半导体器件的方法处于各阶段的半导体器件截面图；图10和图11示出根据实施例设计半导体器件的方法的俯视图；图12示出图11中所示的半导体器件的截面图；图13示出根据另一实施例的半导体器件的截面图；图14至图16示出根据另一实施例制造半导体器件的方法处于各个阶段的截面图；图17是根据本专利技术的实施例示出设计半导体器件的方法的流程图。除非另有说明，不同附图中的相应标号和符号通常指相应部件。将附图绘制成清楚地示出实施例的相关方面而不必按比例绘制。具体实施方式在下面详细论述本专利技术的实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所论述的具体实施例仅仅是制造和使用实施例的示例性具体方式，而不用于限制实施例的范围。本专利技术的实施例涉及用于半导体器件的导电部件的设计和制造方法。本文将描述设计和制造半导体器件的导电部件的新方法。图1是根据本专利技术的实施例的半导体器件100的俯视图。图2是图1中所示的半导体器件100的截面图。半导体器件100包括工件102。例如，工件102可以包括含有硅或其他半导体材料的半导体衬底，并且可以被绝缘层覆盖。工件102还可以包括其他有源部件或电路(未示出)。例如，工件102可以包括位于单晶硅上方的氧化硅。工件102可以包括其他导电层或其他半导体元件，例如晶体管、二极管等。作为实例，可以用诸如GaAs、InP本文档来自技高网...

【技术保护点】
一种半导体器件，包括：工件；多条第一导线，设置在所述工件的上方并位于金属化层中；以及多条第二导线，设置在所述工件的上方并位于所述金属化层中，其中在所述工件的截面中，所述多条第二导线的垂直高度大于所述多条第一导线的垂直高度。

【技术特征摘要】
2012.07.02 US 13/540,4641.一种半导体器件，包括：工件；多条第一导线，设置在所述工件的上方并位于金属化层中；以及多条第二导线，设置在所述工件的上方并位于所述金属化层中，其中在所述工件的截面中，所述多条第二导线的垂直高度大于所述多条第一导线的垂直高度，其中，在所述工件的截面中，所述多条第一导线包括第一水平宽度，并且在所述工件的截面中，所述多条第二导线包括第二水平宽度，其中所述第二水平宽度小于所述第一水平宽度。2.根据权利要求1所述的半导体器件，其中，所述多条第二导线中的一条导线设置在所述多条第一导线中的两条导线之间。3.根据权利要求1所述的半导体器件，其中，所述多条第二导线位于所述半导体器件的边缘或所述半导体器件的区域的边缘，而所述多条第一导线位于所述多条第二导线之间的中心区域中，或者所述多条第一导线位于所述半导体器件的边缘或所述半导体器件的区域的边缘，而所述多条第二导线位于所述多条第一导线之间的中心区域中。4.根据权利要求1所述的半导体器件，其中，所述多条第二导线包括电力轨。5.根据权利要求1所述的半导体器件，其中，所述多条第一导线包括用于标准单元的导线。6.根据权利要求1所述的半导体器件，其中，所述第二水平宽度为所述第一水平宽度的1/3至1/2。7.根据权利要求1所述的半导体器件，其中，所述多条第二导线的垂直高度比所述多条第一导线的垂直高度大1.5至3倍。8.根据权利要求1所述的半导体器件，其中，所述多条第二导线的电阻低于所述多条第一导线的电阻。9.根据权利要求1所述的半导体器件，其中，所述金属化层包括第一金属化层，其中所述多条第二导线的一部分设置在邻近所述第一金属化层的第二金属化层中。10.根据权利要求1所述的半导体器件，其中，所述多条第一导线和所述多条第二导线设置在绝缘材料内。11.根据权利要...

【专利技术属性】
技术研发人员：傅宗民，陈文豪，陈殿豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：