在Fo-WLCSP中具有双面互连结构的半导体器件制造技术

本实用新型专利技术涉及在Fo-WLCSP中具有双面互连结构的半导体器件。半导体器件具有基板，该基板具有在基板的相对的第一和第二表面上方形成的第一和第二导电层。多个凸块在基板上方形成。半导体管芯在凸块之间安装到基板。密封剂沉积在基板和半导体管芯上方。凸块的一部分从密封剂延伸出来。密封剂的一部分被移除以露出基板。互连结构在密封剂和半导体管芯上方形成并且电耦合到凸块。基板的一部分可以被移除以露出第一或第二导电层。基板的一部分可以被移除以露出凸块。基板可以被移除并且保护层可以在密封剂和半导体管芯上方形成。半导体封装布置在基板上方并且电连接到基板。本实用新型专利技术简单且成本有效。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术涉及在Fo-WLCSP中具有双面互连结构的半导体器件。半导体器件具有基板，该基板具有在基板的相对的第一和第二表面上方形成的第一和第二导电层。多个凸块在基板上方形成。半导体管芯在凸块之间安装到基板。密封剂沉积在基板和半导体管芯上方。凸块的一部分从密封剂延伸出来。密封剂的一部分被移除以露出基板。互连结构在密封剂和半导体管芯上方形成并且电耦合到凸块。基板的一部分可以被移除以露出第一或第二导电层。基板的一部分可以被移除以露出凸块。基板可以被移除并且保护层可以在密封剂和半导体管芯上方形成。半导体封装布置在基板上方并且电连接到基板。本技术简单且成本有效。【专利说明】在Fo-WLCSP中具有双面互连结构的半导体器件主张国内优先权本专利申请主张2012年9月14日提交的美国临时申请N0.61/701，366的利益，该美国临时申请通过引用接合于此。相关_请的交叉引用本申请涉及律师案卷号为2515.0424,名称为“Semiconductor Device andMethod of Forming Build-up Interconnect Structure over Carrier for Testing atInterim stages”的美国专利申请序号(TBD)。本申请还涉及律师案卷号为2515.0427，名称为“Semiconductor Device and Method of Forming Buila-up Interconnect Structureover Carrier for Testing at Interim stages” 的美国专利申请序号(TBD)。
本技术一般涉及半导体器件，且更具体地涉及ー种在Fo-WLCSP中具有双面互连结构的半导体器件。
技术介绍
常常在现代电子产品中发现半导体器件。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件典型地包含几百个到数以百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电カ以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中发现半导体器件。还在军事应用、航空、汽车、エ业控制器和办公设备中发现半导体器件。半导体器件利用半导体材料的电属性。半导体材料的结构允许通过施加电场或基电流(base current)或通过掺杂エ艺而操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速操作和其它有用功能。半导体器件一般使用两个复杂的制造エ艺来制造，即，前端制造和和后端制造，姆ー个可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片分割(Singulate)各个半导体管芯且封装管芯以提供结构支撑和环境隔离。此处使用的术语“半导体管芯”指该措词的単数和复数形式，并且相应地可以指单个半导体器件和多个半导体器件。半导体制造的ー个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的覆盖区(footprint)，这对于较小的终端产品而言是希望的。较小的半导体管芯尺寸可以通过前端エ艺中的改进来获得，该前端エ艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端エ艺可以通过电互联和封装材料中的改进而导致具有较小覆盖区的半导体器件封装。半导体管芯在扇出晶片级芯片规模封装(Fo-WLCSP)中经常需要顶部和底部堆积互连结构以用于电连接到外部器件。堆积互连结构典型地逐层形成于Fo-WLCSP的两侧上。由于エ业标准临时接合エ艺的原因，堆积互连结构的逐层形成需要长的循环时间和高的制造成本。临时接合可能降低制造良率并且增加缺陷。
技术实现思路
对于ー种简单和成本有效的Fo-WLCSP中的双面互连结构存在需求。因此，在ー个实施例中，本技术为ー种半导体器件，该半导体器件包括:基板，该基板包括在基板的相对的第一和第二表面上方形成的第一和第二导电层。多个凸块在基板上方形成。半导体管芯在凸块之间安装到基板。密封剂沉积在基板和半导体管芯上方。互连结构在密封剂和半导体管芯上方形成并且电耦合到凸块。在另ー实施例中，本技术为ー种半导体器件，其包括基板和在基板上方形成的垂直互连结构。半导体管芯安装到基板。密封剂沉积在基板和半导体管芯上方。第一互连结构在密封剂和半导体管芯上方形成。在另ー实施例中，本技术为ー种半导体器件，其包括基板，该基板包括在基板的相对的第一和第二表面上方形成的第一和第二导电层。垂直互连结构在基板上方形成。半导体管芯安装到基板。密封剂沉积在基板和半导体管芯上方。第一互连结构在密封剂和半导体管芯上方形成。【专利附图】【附图说明】图1说明不同类型的封装安装到其表面的印刷电路板(PCB)；图2a_2c说明安装到PCB的代表性半导体封装的另外细节；图3a_3e说明具有通过锯道分离的多个半导体管芯的半导体晶片；图4a_4d说明形成内插层基板的エ艺，半导体管芯安装到该基板；图5a_5i说明在F0-WLCSP中形成内插层基板和堆积互连结构作为双面互连结构的エ艺；图6a_6b说明安装到具有双面互连结构的Fo-WLCSP的半导体封装；图7说明内插层基板，其中导电层仅仅位于该基板的ー侧上；图8说明内插层基板,其中掩模层位于该基板的ー侧上；图9说明内插层基板，其中凸块的侧表面露出；以及图10说明具有层叠保护层的内插层基板。【具体实施方式】在下面的描述中，參考图以ー个或更多实施例描述本技术，在这些图中相似的标号代表相同或类似的元件。尽管就用于实现本技术目的的最佳模式描述本技术，但是本领域技术人员应当理解，其g在覆盖可以包括在如下面的公开和图支持的所附权利要求及其等价物限定的本技术的精神和范围内的替换、修改和等价物。半导体器件一般使用两个复杂制造エ艺来制造:前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电部件，它们电连接以形成功能电路。诸如晶体管和ニ极管的有源电部件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电部件创建为执行电路功能所必须的电压和电流之间的关系。通过包括掺杂、沉积、光刻、蚀刻和平坦化的一系列エ艺步骤在半导体晶片的表面上方形成无源和有源部件。掺杂通过诸如离子注入或热扩散的技术将杂质引入到半导体材料中。通过本文档来自技高网...

【技术保护点】
一种半导体器件，其特征是该半导体器件包括：基板，其包括在基板的相对的第一和第二表面上方形成的第一和第二导电层；在基板上方形成的多个凸块；在凸块之间安装到基板的半导体管芯；沉积在基板和半导体管芯上方的密封剂；以及在密封剂和半导体管芯上方形成并且电耦合到凸块的互连结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林耀剑，陈康，
申请(专利权)人：新科金朋有限公司，星科金朋上海有限公司，
类型：实用新型
国别省市：