用于形成含有非晶碳膜的构造的分批处理方法技术

本发明专利技术提供一种用于形成含有非晶碳膜的构造的分批处理方法，包括下述工序，即、一边对反应室内进行排气一边进行预备，该预备处理是指将上述反应室内的温度加热到800℃～950℃的预备处理温度，并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体，从而去除基底层表面的水；然后，一边对上述反应室内进行排气一边进行主CVD处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在基底层上成膜非晶碳膜。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，包括下述工序，即、一边对反应室内进行排气一边进行预备，该预备处理是指将上述反应室内的温度加热到800℃～950℃的预备处理温度，并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体，从而去除基底层表面的水；然后，一边对上述反应室内进行排气一边进行主CVD处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在基底层上成膜非晶碳膜。【专利说明】本申请是申请日为2010年6月4日、申请号为201010194793.7、专利技术名称为“”的申请的分案申请
本专利技术涉及一种在半导体处理中在半导体晶圆等被处理体上形成具有非晶碳膜的构造的分批(batch)处理方法。这里，所谓半导体处理是指为了以下目的而实施的各种处理，即、在半导体晶圆、IXD (Liquid Crystal Display液晶显示器)那样的FPD (Flat PanelDisplay平板显示器)用玻璃基板等被处理基板上以规定图案形成半导体层、绝缘层、导电层等，从而在该被处理体上制造含有半导体器件、与半导体器件相连接的配线、电极等的构造物。
技术介绍
在半导体器件的制造处理中，为了能使配线部的电阻、电容更低而一直致力于开发低介电常数的层间绝缘膜。可以使用非晶碳膜作为低介电常数的层间绝缘膜。另外，在半导体器件的制造处理中，为了形成电路图案，将利用光刻技术形成图案的光致抗蚀剂作为掩膜来进行等离子蚀刻。近年来，随着半导体装置的微细化，一直在推进着光致抗蚀膜的薄膜化。因此，仅凭光致抗蚀膜越发难以确保充分的抗蚀性。针对上述问题，有人提出了一种利用了多层抗蚀构造的图案转印技术(例如，参照日本特开2006-140222号公报)。例如，多层抗蚀构造包括下侧层、中间层和上侧层(光致抗蚀膜)。可以使用非晶碳膜为上述多层抗蚀构造的下侧层。当在将非晶碳膜用于上述用途时，通常使用单片式的等离子CVD(Chemical VaporDeposition化学气相沉淀)装置形成该膜(例如参照美国专利技术专利第5,981,000号公报)。在该公报所公开的装置中，使用平行平板式的等离子CVD装置将环烃气体供给到腔内，然后在腔内生成等离子体而成膜非晶碳膜。在使用上述单片式的等离子CVD装置形成薄膜时，通常存在覆盖(coverage)性能差的趋势。因此，人们想要使用覆盖性能好的装置、例如分批式纵型CVD装置来形成非晶碳膜。但是，如下文所说明的，本专利技术人等发现在使用纵型CVD装置的情况下，存在非晶碳膜的表面平坦度变差的问题。
技术实现思路
本专利技术的目的在于提供一种能够形成含有表面平坦度良好的非晶碳膜的构造的分批处理方法。本专利技术的第I技术方案提供一种，该方法包括下述工序:在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在上表面形成有上述含有非晶碳膜的构造的基底层；然后，一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到800°C?950°C的预备处理温度，并且向上述反应室内供给从由氮气和氨气组成的气体组中选出的预备处理气体，从而去除上述基底层表面的水；然后，一边对上述反应室内进行排气一边进行主CVD (chemical vapor deposition)处理,该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述基底层上成膜非晶碳膜。本专利技术的第2技术方案提供一种，该方法包括下述工序:在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在上表面形成有上述含有非晶碳膜的构造的基底层；然后，一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到预备处理温度，并且向上述反应室内供给预备处理气体，从而成膜用于覆盖上述基底层的疏水性层；然后，一边对上述反应室内进行排气一边进行主CVD (chemical vapordeposition)处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述疏水性层上成膜非晶碳膜。本专利技术的第3技术方案提供一种存储介质，能够利用存储有用于在处理器中执行的程序指令的计算机读取该存储介质，在利用上述处理器执行上述程序指令时，控制成膜装置而使该成膜装置执行第I或第2技术方案所述的方法。【专利附图】【附图说明】图1是表示本专利技术的实施方式的纵型热处理装置的图。图2是表示图1所示的装置的控制部的结构的图。图3是表示本专利技术的第I实施方式的的制程程序的图。图4是表示实验I中的非晶碳膜的成膜率的图。图5是表示实验I中的非晶碳膜的成膜状态的图表。图6是表示本专利技术的第2实施方式的的制程程序的图。图7是表示实验2中的非晶碳膜的成膜率的图。图8是表示实验2中的非晶碳膜的成膜状态的图表。图9A是表示在实验3中所用的预备处理的条件、以及成膜非晶碳膜的条件的图表。图9B是表示实验3中的非晶碳膜的表面粗糙度(Ra)的图。图10是表示本专利技术的第3实施方式的的制程程序的图。图11是表示实验4中的非晶碳膜的表面粗糙度(Ra)的图。图12是表示本专利技术的第4实施方式的的制程程序的图。图13是表示实验5中的非晶碳膜的表面粗糙度(Ra)的图。图14是表示能够应用各实施方式的方法的多层抗蚀构造的剖视图。【具体实施方式】在本专利技术的开发过程中，本专利技术人等针对使用纵型分批式CVD装置形成非晶碳膜的方法所涉及到的问题进行了研究。结果，本专利技术人等得出下述见解。例如在使用非晶碳膜为多层抗蚀构造的最下层的情况下，在该非晶碳膜上依次层叠Si系无机膜和光致抗蚀膜。由于利用以往的方法制成的非晶碳膜的表面平坦度较差(表面粗糙度高)，因此上侧的层的表面平坦度也受到影响，导致光刻法的图案转印精度降低。本专利技术人等研究了使非晶碳膜的表面平坦度变差的原因，结果发现在成膜非晶碳膜时，正是存在于基底层上的水分影响该非晶碳膜的表面平坦度。即、该水分使基底层与非晶碳膜的界面发生与蚀刻同时发生的异常反应。下面，参照【专利附图】【附图说明】根据上述见解做成的本专利技术的实施方式。另外，在下述说明中，对于具有基本相同的功能和结构的构成部件，标注相同的附图标记，且只在必要的情况下重复说明。图1是表示本专利技术的实施方式的纵型热处理装置的图。如图1所示，热处理装置I具有长度方向沿铅直方向的大致圆筒状的反应管(反应室)2。反应管2由耐热性以及耐腐蚀性优异的材料、例如石英形成。在反应管2的上端配置有向上端侧缩径的大致圆锥状的顶部3。在顶部3的中央配置有供反应管2内的气体排出的排气口 4。排气部GE借助气密的排气管5与排气口 4相连接。在排气部GE上配置有阀、真空排气泵(图1中未图示、如图2中附图标记127所示)等压力调整机构。利用排气部GE能够排出反应管2内的气氛，并能将反应管2内的压力设定为规定压力(真空度)。在反应管2的下方配置有盖体6。盖体6由耐热性及耐腐蚀性优异的材料、例如石英形成。盖体6能在后述的晶舟升降机(图1中未图示、如图2中附图标记128所示)作用下上下动作。在利用晶舟升降机使盖体6上升时，反应管2的下方侧(炉口部分)被封闭。在利用晶舟升降机使盖体本文档来自技高网...

【技术保护点】
一种用于形成含有非晶碳膜的构造的分批处理方法，其中，该方法包括下述工序：在反应室内以沿铅直方向隔开间隔地层叠的状态收容多张被处理体，各上述被处理体具有用于在表面形成上述含有非晶碳膜的构造的基底层；一边对上述反应室内进行排气一边进行预备处理，该预备处理是指将上述反应室内的温度加热到预备处理温度，并且向上述反应室内供给预备处理气体，从而成膜用于覆盖上述基底层的疏水性层；一边对上述反应室内进行排气一边进行主CVD处理，该主CVD处理是指将上述反应室内的温度加热到主处理温度，并且向上述反应室内供给碳化氢气体，从而在上述疏水性层上成膜非晶碳膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：冈田充弘，东条行雄，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：