薄膜晶体管及其制作方法、显示基板及显示装置制造方法及图纸

本发明专利技术提供了一种薄膜晶体管及其制作方法、显示基板及显示装置，属于显示技术领域。薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述薄膜晶体管还包括：至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。本发明专利技术的技术方案能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。

【技术实现步骤摘要】
薄膜晶体管及其制作方法、显示基板及显示装置
本专利技术涉及显示
，特别是指一种薄膜晶体管及其制作方法、显示基板及显示装置。
技术介绍
现有TFT-LCD(薄膜晶体管液晶显示器)行业中低世代线采用的阵列基板曝光设备精度普遍较低，使得TFT(薄膜晶体管)沟道长度L比较长，无法进一步缩短，由于薄膜晶体管的开态电流与TFT的沟道宽长比W/L成正比，因此，会导致薄膜晶体管的开态电流比较小；随着高端显示产品PPI(像素密度)越来越高，为了满足显示产品的充电率需求，需要提高薄膜晶体管的开态电流，因此需要将薄膜晶体管的沟道宽度设计的比较大，这样就严重影响了显示基板的开口率，同时还会导致显示基板的负载比较大，导致显示装置的功耗显著上升。
技术实现思路
本专利技术要解决的技术问题是提供一种薄膜晶体管及其制作方法、显示基板及显示装置，能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。为解决上述技术问题，本专利技术的实施例提供技术方案如下：一方面，提供一种薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述薄膜晶体管还包括：至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。进一步地，所述薄膜晶体管还包括：与所述有源层的源电极接触区接触且与所述第一导电图形间隔开的第二导电图形；和/或与所述有源层的漏电极接触区接触且与所述第一导电图形间隔开的第三导电图形。进一步地，所述第一导电图形呈阵列排布。进一步地，每一所述第一导电图形的延伸方向与从所述源电极到所述漏电极的第一方向平行。进一步地，所述第一导电图形、所述第二导电图形和所述第三导电图形均是金属纳米线。进一步地，每一所述第一导电图形的长度为Lx，在第一方向上相邻第一导电图形之间的间距为Ly，Ly/Lx的取值为0.3～0.7。本专利技术实施例还提供了一种显示基板，包括如上所述的薄膜晶体管。本专利技术实施例还提供了一种显示装置，包括如上所述的显示基板。本专利技术实施例还提供了一种薄膜晶体管的制作方法，包括在衬底上形成源电极、漏电极和有源层的步骤，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，所述制作方法还包括：形成至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。进一步地，形成所述第一导电图形的步骤包括：在待形成所述第一导电图形的衬底上涂覆光刻胶；通过压印将模板上的图案转印在光刻胶上，形成光刻胶保留区域和光刻胶未保留区域，光刻胶未保留区域对应所述图案；沉积导电层，所述导电层包括位于光刻胶保留区域上的第一部分和位于光刻胶未保留区域与所述衬底相接触的第二部分；对光刻胶进行曝光显影，去除光刻胶保留区域的光刻胶和所述第一部分，保留所述第二部分形成所述第一导电图形。本专利技术的实施例具有以下有益效果：上述方案中，薄膜晶体管包括与有源层的沟道区接触的第一导电图形，第一导电图形一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。附图说明图1为现有薄膜晶体管沟道区域的示意图；图2、图3和图5为本专利技术实施例薄膜晶体管沟道区域的示意图；图4和图6为本专利技术实施例导电图形之间的有效间距和导电图形的有效长度的示意图；图7-图12为本专利技术实施例形成导电图形和薄膜晶体管的有源层的示意图。附图标记1源电极2漏电极3有源层41第一导电图形42第二导电图形43第三导电图形5衬底6光刻胶7模板8导电层具体实施方式为使本专利技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。如图1所示，现有薄膜晶体管包括源电极1、漏电极2和有源层3，有源层3包括与源电极1接触的源电极接触区、与漏电极2接触的漏电极接触区以及位于源电极接触区和漏电极接触区之间的沟道区，其中，沟道区的宽长比W/L0越大，则薄膜晶体管的开态电流Ion越大。现有TFT-LCD行业中低世代线采用的阵列基板曝光设备精度普遍较低，使得TFT沟道长度L0比较长，无法进一步缩短，由于薄膜晶体管的开态电流与TFT的沟道宽长比W/L0成正比，因此，会导致薄膜晶体管的开态电流比较小。本专利技术的实施例针对现有技术中薄膜晶体管的开态电流比较小的问题，提供一种薄膜晶体管及其制作方法、显示基板及显示装置，能够提高薄膜晶体管的开态电流，从而可以将薄膜晶体管的沟道宽度设计的比较小。实施例一本实施例提供一种薄膜晶体管，如图2所示，包括形成在衬底上的源电极1、漏电极2和有源层3，所述有源层3包括用于与所述源电极1接触的源电极接触区、与所述漏电极2接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，如图2所示，所述薄膜晶体管还包括：至少分布在所述有源层3的沟道区的第一导电图形41，所述第一导电图形41与所述有源层3的沟道区接触。由于第一导电图形41是导电的，一方面可以增加沟道区的电子输运通道，另一方面可以增加沟道区的电子迁移率，从而能够显著缩短薄膜晶体管的沟道长度，大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而可以将薄膜晶体管沟道区的宽度设计的比较小，有利于提升显示基板的开口率，降低显示装置的功耗。其中，第一导电图形41可以位于有源层3上，也可以位于有源层3下，只要能够与有源层3的沟道区接触即可，值得注意的是，每一第一导电图形41仅与沟道区的部分区域相接触，这样第一导电图形41不会导通源电极1和漏电极2。第一导电图形41的形状不做限定，只要能够在从源电极1到漏电极2的第一方向上具有有效长度即可。在有源层3的沟道区可以分布有多个第一导电图形41，也可以分布有一个第一导电图形41。本实施例中，如图2所示，可以在有源层3的沟道区分布有多个第一导电图形41，多个第一导电图形41呈阵列排布，能够在沟道区增加多条电子输运通道，大大提升薄膜晶体管的开态电流。第一导电图形41所能够缩短的沟道区的长度与第一导电图形41在第一方向上的有效长度有关，优选地，每一第一导电图形41的延伸方向与从源电极1到漏电极2的第一方向平行，这样每一第一导电图形41所能够缩短的沟道区的长度等于第一导电图形41的长度。如图4所示，每一第一导电图形41的长度为Lx，在第一方向上相邻第一导电图形41之间的间距为Ly，在沟道区沿第一方向分布有n个第一导电图形41，源电极1和漏电极2之间的垂直距离为L1，则在设置第一导电图形41后，在计算沟道区的宽长比W/L0时，参数L0能够降到L1-n*Lx，可以看出，L0大大降低，因此，沟道区的宽长比得以提升，能够大大提升薄膜晶体管的开态电流，使得薄膜晶体管很容易满足高PPI显示产品的充电率要求，因而还可以将薄膜晶体管沟道区的宽度W设计的比较小，减少薄膜晶体管的尺寸，有利于提升显示基板的本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，其特征在于，所述薄膜晶体管还包括：至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。

【技术特征摘要】
1.一种薄膜晶体管，包括形成在衬底上的源电极、漏电极和有源层，所述有源层包括用于与所述源电极接触的源电极接触区、与所述漏电极接触的漏电极接触区以及位于所述源电极接触区和所述漏电极接触区之间的沟道区，其特征在于，所述薄膜晶体管还包括：至少分布在所述有源层的沟道区的第一导电图形，所述第一导电图形与所述沟道区接触。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：与所述有源层的源电极接触区接触且与所述第一导电图形间隔开的第二导电图形；和/或与所述有源层的漏电极接触区接触且与所述第一导电图形间隔开的第三导电图形。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电图形呈阵列排布。4.根据权利要求3所述的薄膜晶体管，其特征在于，每一所述第一导电图形的延伸方向与从所述源电极到所述漏电极的第一方向平行。5.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一导电图形、所述第二导电图形和所述第三导电图形均是金属纳米线。6.根据权利要求4所述的薄膜晶体管，其特征在于，每一所述第一导电图形的长度为Lx，在第一方向上相邻第一导电图形之间的...

【专利技术属性】
技术研发人员：包智颖，王世君，白璐，
申请(专利权)人：北京京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11