一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法，其中前述改良结构包括有一基板、一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层的结构包括有一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；并包括一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。
【技术实现步骤摘要】
【专利摘要】一种，其中前述改良结构包括有一基板、一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层的结构包括有一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；并包括一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。【专利说明】
本专利技术涉及一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的加工方法，尤指一种采用了在一通道层之上下分别增加一第一通道间格层以及一第二通道间格层的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构。
技术介绍
伪晶型高电子迁移率晶体管(pseudomorphicHigh Electron MobilityTransistor ；pHEMT)以及异质接面双极晶体管(Heterojunction Bipolar Transistor ；HBT)具有高效率、高线性、高功率密度以及面积小等优点，常常被应用在无线通讯作为微波功率放大器，是通讯电子市场非常重要的元件之一。将此两种晶体管的加工整合在同一块晶片之上，不但可以降低加工成本，还可以缩小元件使用的空间，达到缩小晶片的面积。图1为一传统伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶结构的剖面结构示意图，其中结构依次包含有一基板101、一伪晶型高电子迁移率晶体管结构层170、一蚀刻终止分隔层119以及一异质接面双极晶体管结构层180 ;其中该伪晶型高电子迁移率晶体管结构层170的结构依次包含有一缓冲层103、一第一 δ掺杂层(单一原子层的掺杂层)105、一能障层107、一通道层109、一萧基能障层111、一第二 δ掺杂层113、一蚀刻终止层115以及一接触层117 ;其中该缓冲层103形成于该基板101之上；该第一 δ掺杂层105形成于该缓冲层103之上；该能障层107形成于该第一 δ掺杂层105之上；而该通道层109形成于该能障层107之上；该萧基能障层111形成于该通道层109之上；而该第二 δ掺杂层113则形成于该萧基能障层111之上；该蚀刻终止层115形成于该第二 δ掺杂层113之上；而该接触层117则形成于该蚀刻终止层115之上；而该异质接面双极晶体管结构层180的结构依次包含有一集极层121、一基极层123、一射极层125以及一射极接触层127 ;其中而该集极层121系形成于该蚀刻终止分隔层119之上；而该基极层123则形成于该集极层121之上；而该射极层125则形成于该基极层123之上；而该射极接触层127则形成于该射极层125之上；传统根据此磊晶结构可分别加工出伪晶型高电子迁移率晶体管以及异质接面双极晶体管；传统上在该伪晶型高电子迁移率晶体管结构层170当中，采用了该第一 δ掺杂层105以及该第二 δ掺杂层113，此两个δ掺杂层主要的功用是试着改善伪晶型高电子迁移率晶体管在输出电流、功率放大率，并降低其电阻，然而实际加工出的伪晶型高电子迁移率晶体管，其效果仍旧不尽理想。有鉴于此，本专利技术为了改善上述的缺点，本专利技术的专利技术人提出了一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶结构及其加工方法，此改良结构与其加工方法不但可以更有效降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，又可维持元件加工的可靠度与稳定性。
技术实现思路
本专利技术的主要目的在于提供一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶结构，其中于一通道层的上下分别增加一第一通道间格层以及一第二通道间格层，调整该通道层、该第一通道间格层以及该第二通道间格层的厚度，可调整出所需特性的晶体管结构；于该通道层中使用砷化铟镓(InxGal-xAs)的合金化合物半导体，通过提高该砷化铟镓当中铟(In)的含量可以让电阻降低；再通过该第一通道间格层以及该第二通道间格层采用砷化镓(GaAs)的材料，能有效分散栅极电压，进而可更大幅降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，并具有良好加工稳定性及元件可靠度等优点。为了达到上述的目的，本专利技术提供一种伪晶型高电子迁移率晶体管改良结构，由下而上依序包括一基板、一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；一栅极凹槽，蚀刻终止于该萧基能障层上方所形成的凹槽；于该栅极凹槽内，该萧基能障层之上设置一栅极电极；于该覆盖层的一端上设置一漏极电极；以及于该覆盖层的另一端上设置一源极电极。本专利技术亦提供一种伪晶型高电子迁移率晶体管改良结构的加工方法，包括以下步骤:于一基板上，依序形成一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；以曝光显影技术划定一栅极凹槽区，先对该覆盖层进行蚀刻，使蚀刻终止于该蚀刻终止层；再对该蚀刻终止层进行蚀刻，使蚀刻终止于该萧基能障层，而形成一栅极凹槽；于该栅极凹槽内，该萧基能障层之上，镀上一栅极电极，并使该栅极电极与该萧基能障层形成萧基接触。实施时，亦可在上述的结构与方法当中，于该覆盖层的一端上，镀上一漏极电极，并使该漏极电极与该覆盖层形成欧姆接触；且更于该覆盖层的另一端上，镀上一源极电极，并使该源极电极与该覆盖层形成欧姆接触。于实施时,前述构成该通道层的材料为砷化铟镓(InxGal-xAs)的合金化合物半导体，且该砷化铟镓中的铟含量X在大于O小于0.5之间；尤其在该砷化铟镓中的铟含量X在大于0.3小于0.4之间时,表现最佳。于实施时，前述构成该通道层的厚度为大于IOA小于300A。于实施时，前述构成该第一通道间格层及该第二通道间格层的材料为砷化镓(GaAs)0于实施时，前述构成该第一通道间格层及该第二通道间格层的厚度为大于IOA小于200A;尤其在该第一通道间格层及该第二通道间格层的厚度为大于20A小于70A时，有较佳的表现。本专利技术亦提供另一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构，由下而上依序包括一基板、一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层由下而上依序包括一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；该异质接面双极晶体管结构层由下而上依序包括一次集极层、一集极层、一基极层、一射极层以及一射极覆盖层。本专利技术亦提供另一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，包括以下步骤:于一基板上，依序形成一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层由下而上依序包括一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；该异质接面双极晶体管结构层由下而上依序包括一次集极层、一集极层、一基极层、一射极层以及一射极覆盖层；以曝光显影技术划定一伪晶型高电子迁移率晶体管蚀刻区，先对该异质接面双极晶体管结构层进行蚀刻，使蚀刻终止于该蚀刻终止分隔层本文档来自技高网...
【技术保护点】
一种伪晶型高电子迁移率晶体管改良结构，其特征在于，包括有：一基板；一缓冲层，形成于该基板之上；一能障层，形成于该缓冲层之上；一第一通道间格层，形成于该能障层之上；一通道层，形成于该第一通道间格层之上；一第二通道间格层，形成于该通道层之上；一萧基能障层，形成于该第二通道间格层之上；一蚀刻终止层，形成于该萧基能障层之上；至少一覆盖层，形成于该蚀刻终止层之上；一栅极凹槽，先经由至少一道蚀刻加工，而蚀刻终止于该萧基能障层上方所形成的凹槽；一栅极电极，设置于该栅极凹槽内，该萧基能障层之上；一漏极电极，设置于该覆盖层的一端上；以及一源极电极，设置于该覆盖层的另一端上。
【技术特征摘要】
【专利技术属性】
技术研发人员：蔡绪孝，林正国，洪秉杉，高谷信一郎，
申请(专利权)人：稳懋半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。