一种驱动高容性负载的CMOS缓冲器电路制造技术

技术编号:9348480 阅读:216 留言:0更新日期:2013-11-14 00:00
本实用新型专利技术公开了一种驱动高容性负载的CMOS缓冲器电路,主要应用于高精度信号处理系统,包括第一级运算放大器,压控电流源,第二级运算放大器,所述第一级运算放大器的正向输入端接输入信号,所述第一级运算放大器输出端与所述的压控电流源输出端和第二级运算放大器输入端相连接;所述第二级运算放大器的输出端与所述第一级运算放大器的反向输入端相连接。本实用新型专利技术取得的积极效果是:电路结构简单、高性能、能够驱动高容性负载,成本低,易于大范围的推广。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

【技术保护点】
一种驱动高容性负载的CMOS缓冲器电路,包括第一级运算放大器,压控电流源,第二级运算放大器,其特征在于:所述第一级运算放大器的正向输入端接输入信号,所述第一级运算放大器输出端与所述的压控电流源输出端和第二级运算放大器输入端相连接;所述第二级运算放大器的输出端与所述第一级运算放大器的反向输入端相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员:谢亮段杰斌张文杰金湘亮
申请(专利权)人:湘潭芯力特电子科技有限公司
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1