CMOS 集成电路和放大电路制造技术

本发明专利技术提供了一种CMOS集成电路和放大电路。该CMOS集成电路在输入晶体管具有梳状结构的同时，能抑制栅极电阻并防止噪声系数（NF）增加。该晶体管包括：栅电极，其从栅极布线延伸出以形成梳状，并从输入端接收输入信号；源电极，其从面向栅极布线的源极布线延伸出以形成梳状，并连接至接地端，源电极的梳齿插入在栅电极的梳齿之间的每隔一个的空间中；漏电极，其从面向栅极布线的漏极布线延伸出以形成梳状，漏电极的梳齿插入在栅电极的梳齿之间的每隔一个的源电极的梳齿不存在的空间中，其中，栅电极与源电极或漏电极之间的重叠区域不存在。

【技术实现步骤摘要】

本专利技术涉及互补型金属氧化物半导体(CMOS)集成电路和放大电路。
技术介绍
在诸如移动电话或无线数据通信装置的无线通信系统中，用于放大接收到的信号的放大电路可被安装在信号接收侧。放大电路的一个实例是低噪声放大器(LNA)。LNA在将电路自身产生的噪声降至其尽可能最低的水平的同时放大信号，并因此是被置于无线信号接收电路的前端的必不可少的电路。在使用互补型金属氧化物半导体(CMOS)来实现LNA的情况下，可降低LNA的制造成本。因此，对这一方案的需求已在增加。另外，由于LNA的原始作用，总是需要降低噪声系数(NF)。在由CMOS实现的LNA (CMOS LNA)的输入晶体管中，除作为晶体管的原始部分的源极、栅极和漏极中产生的噪声之外，已知NF会由于晶体管各部分中的布线所产生的电阻而恶化。有关NF恶化的一个原因是由栅极布线的电阻产生的噪声。为抑制该噪声，输入晶体管被形成为具有梳状结构，且栅极电位连接至梳齿的两端，从而显著降低了栅极布线的电阻。当输入晶体管被形成为具有梳状结构且栅极电位连接至其梳齿的两端时，栅-源电容和栅-漏电容必定增加(请参见非专利文献I )。因此，栅-源电容和栅-漏电容的增加可能导致NF增加，造成CMOS LNA性能的下降。(非专利文献I)CMOS射频集成电路的设计/Thomas H.Lee,剑桥大学出版社，287页。
技术实现思路
本专利技术的一个方面提供了一种互补型金属氧化物半导体(CMOS)集成电路和放大电路，其在输入晶体管具有梳状结构的同时，具有能抑制栅极电阻并防止噪声系数(NF)增加的改进结构。根据本专利技术的一个方面，提供了一种包括晶体管的CMOS集成电路，该晶体管包括:栅电极，其从栅极布线延伸出以形成梳状，并从信号输入端接收输入信号；源电极，其从面向栅极布线的源极布线延伸出以形成梳状，并连接至接地端，源电极的梳齿插入在栅电极的梳齿之间的每隔一个的空间中；以及漏电极，其从面向栅极布线的漏极布线延伸出以形成梳状，漏电极的梳齿插入在栅电极的梳齿之间的每隔一个的源电极的梳齿不存在的空间中，其中，栅电极与源电极或漏电极之间的重叠区域不存在。根据该结构，该晶体管可包括:栅电极，其从栅极布线延伸出以形成梳状，并从信号输入端接收输入信号；源电极，其从面向栅极布线的源极布线延伸出以形成梳状，并连接至接地端，源电极的梳齿插入在栅电极的梳齿之间的每隔一个的空间中；以及漏电极，其从面向栅极布线的漏极布线延伸出以形成梳状，漏电极的梳齿插入在栅电极的梳齿之间的每隔一个的源电极的梳齿不存在的空间中。栅电极与源电极或漏电极之间的重叠区域可不存在。因此，在晶体管可具有梳状结构的同时，可抑制栅极电阻，并可防止NF增加。栅极布线与源电极之间的距离以及栅极布线与漏电极之间的距离可被设置为允许晶体管的噪声系数具有预定值以下。栅极布线与源电极之间的距离以及栅极布线与漏电极之间的距离可大于由工艺规则确定的最小距离。源电极的梳齿之间的距离以及漏电极的梳齿之间的距离可大于由工艺规则确定的最小距离。CMOS集成电路可形成在绝缘体上硅(SOI)衬底上。根据本专利技术的另一方面，提供了一种包括如上所述的CMOS集成电路的放大电路。附图说明结合附图根据以下详细描述，将更清晰地理解本专利技术的上述及其他方面、特征和其他优势，其中:图1是示出根据本专利技术实施方式的无线通信装置的示例性结构的示意图；图2是示出LNA的示例性结构的示意图；图3是示出根据现有技术的MOSFET的布局配置的一个实例的示图；图4是示出MOSFET中的栅-源电容、栅-漏电容和源-漏电容的示意图；图5是示出包括在根据本专利技术实施方式的LNA中的MOSFET的布局配置的一个实例的示图；图6是不出根据现有技术的LNA的NF与根据本专利技术实施方式的LNA的NF之间的对比的曲线图；以及图7是示出包括在根据本专利技术实施方式的LNA中的MOSFET的另一布局配置实例的示图。具体实施例方式下文中，将参照附图详细描述本专利技术的实施方式。此外，遍及本说明书和附图，具有相同功能的元件将由相同附图标记来表示，并将省略重复描述。〈1.本专利技术的实施方式〉首先，将描述根据本专利技术实施方式的无线通信装置的示例性结构。图1是示出根据本专利技术实施方式的无线通信装置的示例性结构的示意图。下文中，将参照图1描述根据本专利技术实施方式的无线通信装置的示例性结构。如图1所示，根据本专利技术实施方式的无线通信装置10可包括天线11、传输通路12、阻抗匹配电路13、低噪声放大器(LNA)14、混频器15、本机振荡器16、滤波器17、放大器18、模数转换器(ADC) 19和数字调制器20。天线11发送和接收无线电波。在本实施方式中，无线通信装置10发送和接收GHz频带的高频信号，尤其是5GHz频带的高频信号。由天线11接收到的高频信号通过传输通路12被发送至阻抗匹配电路13。阻抗匹配电路13进行阻抗匹配，其中，使高频信号向传输通路12中的反射最小化。由天线11接收到的高频信号经由传输通路12被发送至阻抗匹配电路13，并随后被发送至LNA 14。LNA 14放大从阻抗匹配电路13发送的高频信号。如上所述，LNA 14在将电路自身产生的噪声降至其尽可能最低的水平的同时进行信号放大。本实施方式中的LNA 14由互补型金属氧化物半导体(CMOS)来实现。由LNA 14放大的高频信号被发送至混频器15。混频器15将被LNA 14放大的高频信号与由本机振荡器16输出的高频信号一起相乘。通过将被LNA 14放大的高频信号与由本机振荡器16输出的高频信号相乘，GHz频带的高频信号被转换为MHz频带的信号。混频器15输出MHz频带的信号至滤波器17。本机振荡器16输出预定频带的高频信号。由本机振荡器16输出的高频信号被发送至混频器15。如上所述，通过在混频器15中将被LNA 14放大的高频信号与由本机振荡器16输出的高频信号相乘，GHz频带的高频信号被转换为MHz频带的信号。滤波器17仅允许从混频器15输出的信号中的预定频率范围从其通过。通过滤波器17的信号被发送至放大器18。放大器18放大通过滤波器17的信号。由放大器18放大的信号被发送至ADC 19。ADC 19将从放大器18发送的模拟信号转换为数字信号。由ADC 19转换后的数字信号被发送至数字调制器20。数字调制器20调制由ADC 19转换后的数字信号。由于数字调制器20调制数字信号，所以无线通信装置10可确定接收到的高频信号的内容。如上所述，已参照图1描述了根据本专利技术实施方式的无线通信装置10的示例性结构。接下来，将描述包括在根据本专利技术实施方式的无线通信装置10中的LNA 14的示例性结构。图2是示出包括在根据本专利技术实施方式的无线通信装置中的LNA的示例性结构的示意图。下文中，将参照图2描述包括在根据本专利技术实施方式的无线通信装置10中的LNA14的示例性结构。如图2所示，包括在根据本专利技术实施方式的无线通信装置10中的LNA 14可包括输入端101、电感器102、保护电路103、放大电路104和输出端105。放大电路104可包括MOSFET I 11、负载电阻器112和电感器113。输入端101是由阻抗匹配电路13发送的高频信号到达的端。输入端101通过电感器102连接至包括在放大电路104中的MO本文档来自技高网...

【技术保护点】
一种包括晶体管的互补型金属氧化物半导体（CMOS）集成电路，所述晶体管包括：栅电极，其从栅极布线延伸出以形成梳状，并从信号输入端接收输入信号；源电极，其从面向所述栅极布线的源极布线延伸出以形成梳状，并连接至接地端，所述源电极的梳齿插入在所述栅电极的梳齿之间的每隔一个的空间中；以及漏电极，其从面向所述栅极布线的漏极布线延伸出以形成梳状，所述漏电极的梳齿插入在所述栅电极的梳齿之间的每隔一个的所述源电极的梳齿不存在的空间中，其中，所述栅电极与所述源电极或所述漏电极之间的重叠区域不存在。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：村上忠正，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：