一种电压缓冲器电路制造技术

本发明专利技术涉及一种电压缓冲器电路，包括第一缓冲器、第二缓冲器和浮动电流源Ifloat，第一缓冲器的输入端与正的输入参考电压VR_P连接，第一缓冲器的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；第二缓冲器的输入端与负的输入参考电压VR_N连接，第二缓冲器的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn。本发明专利技术在一条公共支路上采用浮动电流源作为缓冲器输出端的负载，从而降低了功耗，提高了响应速度；两个缓冲器采用推挽式源跟随结构，进一步提高了响应速度；在上述源跟随结构的基础上引入负反馈来抑制电路存在的非线性，更进一步提高了响应速度。

【技术实现步骤摘要】
一种电压缓冲器电路
本专利技术涉及集成电路
，尤其是一种电压缓冲器电路。
技术介绍
随着无线通信、数字处理、数字雷达等应用系统的快速发展，人们对A/D转换器(ADC)的速度、精度、功耗等指标提出了更高的要求。电压缓冲器通常为A/D转换器提供A/D转换的参考电压，由于其有限的驱动能力引入了误差，影响了ADC的精度；由于缓冲器建立和稳定需要一定的时间，这又限制了ADC的速度；另外为使缓冲器在驱动其他模块时，能够快速建立并且稳定下来，缓冲器必须要足够大的摆率和带宽，这就迫使缓冲器需要有很大的静态电流，这导致电压缓冲器电路占据了整个ADC很大的功耗。总之，电压缓冲器对ADC的速度、精度、功耗有着直接的影响，因此一个快速响应并且稳定的高精度、低功耗的参考电路系统对整个ADC的设计有着重要意义。传统的电压缓冲器电路由图1所示，通常由参考电压电路产生正端参考电压VR_P和负端参考电压VR_N，然后正、负端的参考电压VR_P和VR_N分别各自通过一个线性稳压电路(LDO)缓冲输出。这种电路存在一些缺点：①电路的功耗高，正、负端的参考电压VR_P和VR_N分别缓冲输入需要两个LDO，这极大地增大了电路的功耗；②缓冲器的响应速度慢，LDO的缓冲输出端的PMOS管为共源级的结构，其输出阻抗比较大，导致缓冲器响度速度慢；③缓冲器输出存在非线性，当输出端的负载电流比较大时，缓冲器的输出端Vrefp(或Vrefn)无法保持紧跟输入端VR_P(或VR_N)的参考电压，导致缓冲器存在非线性。对于上面电路的缺点，将图1中虚线框中的电路做了如图2所示的修改，正、负端的参考电压VR_P和VR_N通过一条公共支路缓冲输出Vrefp和Vrefn。这种电路结构虽然克服了图1中功耗高的缺点，但是却无法解决上面的提到的缺点②和③。
技术实现思路
本专利技术要解决的技术问题是克服现有的缺陷，提供一种低功耗、高精度、快速响应的电压缓冲器电路。为了解决上述技术问题，本专利技术提供了如下的技术方案：本专利技术一种电压缓冲器电路，包括第一缓冲器、第二缓冲器和浮动电流源Ifloat，第一缓冲器的输入端与正的输入参考电压VR_P连接，第一缓冲器的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；第二缓冲器的输入端与负的输入参考电压VR_N连接，第二缓冲器的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn。进一步地，第一缓冲器包括第一运算放大器A1和第一NMOS管MN1，第一运算放大器A1和第一NMOS管MN1连接，构成第一负反馈回路；第二缓冲器包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2和第一PMOS管MP1连接，构成第二负反馈回路。进一步地，第一运算放大器A1的同相输入端作为第一缓冲器的输入端，第一运算放大器A1的输出端与第一NMOS管MN1的栅极连接，第一NMOS管MN1的漏极接电源，第一NMOS管MN1的源极与第一运算放大器A1的反相输入端连接，作为第一缓冲器的输出端；第二缓冲器包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2的同相输入端作为第二缓冲器的输入端，第二运算放大器A2的输出端与第一PMOS管MP1的栅极连接，第一PMOS管MP1的漏极接地，第一PMOS管MP1的源极与第二运算放大器A2的反相输入端连接，作为第二缓冲器的输出端。进一步地，第一缓冲器包括第一运算放大器A1、第一NMOS管MN1、第一恒流源Iup和第二PMOS管MP2，第一运算放大器A1和第一NMOS管MN1连接，构成第一负反馈回路，第一NMOS管MN1和第二PMOS管MP2连接，构成第三负反馈回路；第二缓冲器包括第二运算放大器A2、第一PMOS管MP1、第二恒流源Idw和第二NMOS管MN2，第二运算放大器A2和第一PMOS管MP1连接，构成第二负反馈回路，第一PMOS管MP1和第二NMOS管MN2连接，构成第四负反馈回路。进一步地，第一运算放大器A1的同相输入端作为第一缓冲器的输入端，第一运算放大器A1的输出端与第一NMOS管MN1的栅极连接，第一NMOS管MN1的漏极、第二PMOS管MP2的栅极和第一恒流源Iup的负端连接，第一恒流源Iup的正端接电源，第二PMOS管MP2的源极接电源，第二PMOS管MP2的漏极、第一NMOS管MN1的源极和第一运算放大器A1的反相输入端连接，作为第一缓冲器的输出端；第二运算放大器A2的同相输入端作为第二缓冲器的输入端，第二运算放大器A2的输出端与第一PMOS管MP1的栅极连接，第一PMOS管MP1的漏极、第二NMOS管MN2的栅极和第二恒流源Idw的正端连接，第二恒流源Idw的负端接地，第二NMOS管MN2的源极接地，第二NMOS管MN2的漏极、第一PMOS管MP1的源极与第二运算放大器A2的反相输入端连接，作为第二缓冲器的输出端。本专利技术的有益效果：1、本专利技术通过一条公共支路缓冲输出Vrefp和Vrefn，降低了电压缓冲器电路的功耗；同时在公共支路上采用浮动电流源作为缓冲器输出端的负载，使两个参考电压VR_P、VR_N的输出点的电流可以灵活地流出或流进，即使在输出点有大电流负载时，电压缓冲器电路仍然能够快速响应。2、本专利技术中的第一、二缓冲器均采用由MOS管构成的源跟随结构，通过推挽式输出，降低输出点的输出阻抗，进一步提高了电压缓冲器电路的响应速度。3、本专利技术中第一、二缓冲器在源跟随结构的基础上引入了负反馈，进一步降低输出点的输出阻抗，提高了电压缓冲器电路的响应速度，并且使电压缓冲器电路的正端输出Vrefp(或负端输出Vrefn)能够保持紧跟正的输入参考电压VR_P(或负的输入参考电压VR_N)，抑制电压缓冲器电路存在的非线性，提高了电压缓冲器电路的精度。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是传统的电压缓冲器电路原理图；图2是传统的电压缓冲器电路改进的原理图；图3是本专利技术一种电压缓冲器电路的原理图；图4是本专利技术实施例一的电压缓冲器电路的原理图；图5是本专利技术实施例二的电压缓冲器电路的原理图。具体实施方式本专利技术所列举的实施例，只是用于帮助理解本专利技术，不应理解为对本专利技术保护范围的限定，对于本
的普通技术人员来说，在不脱离本专利技术思想的前提下，还可以对本专利技术进行改进和修饰，这些改进和修饰也落入本专利技术权利要求保护的范围内。如图3所示，本专利技术一种电压缓冲器电路，包括第一缓冲器1、第二缓冲器2和浮动电流源Ifloat，第一缓冲器1的输入端与正的输入参考电压VR_P连接，第一缓冲器1的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；第二缓冲器2的输入端与负的输入参考电压VR_N连接，第二缓冲器2的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn。通过一条公共支路缓冲输出Vrefp和Vrefn，降低了电压缓冲器电路的功耗；同时在公共支路上采用浮动电流源Ifloat作为缓冲器输出端的负载，使两个参考电压VR_P、VR_N的输出点的电流可以灵活地流出或流进，即使在输出点有大电流负载时，电压缓冲器电路仍然能够快速响应。实施例一：如图4所示，第一缓冲器1包括第一运算放大器A1和第一NMO本文档来自技高网...

【技术保护点】
一种电压缓冲器电路，其特征在于：所述电压缓冲器电路包括第一缓冲器（1）、第二缓冲器（2）和浮动电流源Ifloat，所述第一缓冲器（1）的输入端与正的输入参考电压VR_P连接，第一缓冲器（1）的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；所述第二缓冲器（2）的输入端与负的输入参考电压VR_N连接，第二缓冲器（2）的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn。

【技术特征摘要】
1.一种电压缓冲器电路，其特征在于，所述电压缓冲器电路包括第一缓冲器(1)、第二缓冲器(2)和浮动电流源Ifloat，所述第一缓冲器(1)的输入端与正的输入参考电压VR_P连接，第一缓冲器(1)的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；所述第二缓冲器(2)的输入端与负的输入参考电压VR_N连接，第二缓冲器(2)的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn，所述第一缓冲器(1)包括第一运算放大器A1和第一NMOS管MN1，第一运算放大器A1和第一NMOS管MN1连接，构成第一负反馈回路；所述第二缓冲器(2)包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2和第一PMOS管MP1连接，构成第二负反馈回路，所述第一运算放大器A1的同相输入端作为第一缓冲器(1)的输入端，第一运算放大器A1的输出端与第一NMOS管MN1的栅极连接，第一NMOS管MN1的漏极接电源，第一NMOS管MN1的源极与第一运算放大器A1的反相输入端连接，作为第一缓冲器(1)的输出端；所述第二缓冲器(2)包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2的同相输入端作为第二缓...

【专利技术属性】
技术研发人员：李现坤，陈珍海，潘福跃，宣志斌，肖培磊，汤赛楠，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32