带掩码位查找电路、旁路转换缓冲器、存储器及微处理器制造技术

本发明专利技术提供一种带掩码位查找电路、旁路转换缓冲器、存储器及微处理器，其中带掩码位查找电路包括第一位存储单元、第二位存储单元、位查找单元和掩码位数据输入单元；掩码位数据输入单元用于接收待存储数据和掩码位，当掩码位无效时，输出四组数据；当掩码位有效时，输出查找无效码以控制位查找单元不执行查找操作；第一位存储单元用于存储第一存储数据，第二位存储单元用于存储第二存储数据；第一位存储单元将第一存储数据传送给位查找单元用于比较，第二位存储单元将第二存储数据传送给位查找单元用于比较。本发明专利技术提供的带掩码位查找电路及旁路转换缓冲器，能够提高微处理器进行数据查找的速度。

【技术实现步骤摘要】
带掩码位查找电路、旁路转换缓冲器、存储器及微处理器
本专利技术涉及电路技术，尤其涉及一种带掩码位查找电路、旁路转换缓冲器、存储器及微处理器。
技术介绍
自1971年研发出第一块微处理器至今，微处理器技术得到了迅猛发展，在工业生产、航天航空及电子产品等领域有着广泛的应用。微处理器通常包括控制器、运算器和存储器，其中控制器用于控制微处理器中各器件的工作，起协调的作用，运算器用于进行各种逻辑运算。微处理器在运行过程中的程序、原始数据、临时数据及运行结果都写入存储器中用于存储，且控制器会频繁地从存储器中读取程序用于执行，或读取数据以控制运算器进行运算，然后将更新的数据再写入存储器。微处理器访问存储器的速度很大程度上影响了微处理器的运行速度。存储器中的旁路转换缓冲器（Translationlookasidebuffer，TLB）是存储器的主要组成部分，用于存储虚拟地址到物理地址的转换表，实现快速寻址。可寻址存储器（ContentAddressableMemory，CAM）作为TLB中关键器件，用于实现数据查找功能。CAM通常包括多组位查找电路，每组位查找电路包括一个位存储单元和一个位查找单元，其中，位存储单元用于存储一位二进制数0或1，位查找单元将控制器发来的待查找二进制数与位存储单元中存储的数据进行比较，若一致，则视为与存储的数据查找匹配，若不一致，则视为查找不匹配，将查找结果传递给下一级电路。微处理器对存储器的每一次访问都要执行很多次位查找，因此，改善CAM电路结构，提高位查找的速度，对提高微处理器访问存储器的速度有着积极的推动作用。对于带掩码位的CAM，通常在位查找单元中设置一个特定的场效应管，其控制端接收掩码位信号，在掩码位有效时，该场效应管截止，以使位查找电路的输出端保持为高电平，不执行查找操作，视为查找匹配；在掩码位无效时，该场效应管导通，为位查找单元的输出端提供放电通路，使得位查找单元能够将位存储单元中存储的数据与待查找数据进行比较，判断是否查找匹配。但该场效应管自身具有的导通电阻会增加输出端放电的时间，降低了位查找的速度，进而降低了微处理器进行数据查找的速度。
技术实现思路
本专利技术提供一种带掩码位查找电路、旁路转换缓冲器、存储器及微处理器，用于提高微处理器进行数据查找的速度。本专利技术实施例提供一种带掩码位查找电路，包括第一位存储单元、第二位存储单元、位查找单元和掩码位数据输入单元；所述掩码位数据输入单元用于输入待存储数据和掩码位，当所述掩码位无效时，所述掩码位数据输入单元输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当所述掩码位有效时，所述掩码位数据输入单元输出查找无效码，所述查找无效码用于控制所述位查找单元不执行查找操作；所述第一位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第一数据和第二数据，并存储为第一存储数据，所述第二位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第三数据和第四数据，并存储为第二存储数据；所述第一位存储单元的输出端与所述位查找单元的一个控制端相连，以将所述第一存储数据传送给所述位查找单元用于比较，所述第二位存储单元的输出端与所述位查找单元的另一个控制端相连，以将所述第二存储数据传送给所述位查找单元用于比较。本专利技术实施例提供一种旁路转换缓冲器，包括可寻址存储器阵列、静态存储阵列及写信号生成电路，所述可寻址存储器阵列包括多个上述带掩码位查找电路。本专利技术实施例提供一种存储器，包括旁路转换缓冲器、高速缓冲存储器、存储器地址生成器和多个存储元，其中，所述旁路转换缓冲器接收所述存储器地址生成器发送的虚拟地址的高位，并将所述虚拟地址转化为物理地址，所述旁路转换缓冲器采用如上所述的旁路转换缓冲器。本专利技术实施例提供一种微处理器，包括控制器、运算器和存储器，所述存储器采用上述存储器。本专利技术实施例提供的带掩码位查找电路，通过设置掩码位数据输入单元，为第一位存储单元提供第一数据和第二数据，以及为第二位存储单元提供第三数据和第四数据，在掩码位无效时将第一数据和第二数据置为数值取反，第三数据和第四数据置为数值取反，以及将第一数据和第三数据置为数值取反，且在掩码位有效时直接置为查找无效码，该查找无效码用于控制位查找单元不执行查找操作，直接视为待存储数据与待查找数据匹配。并且位查找单元可以根据各位存储单元中存储的二进制数直接输出查找结果，减少了位查找单元中MOS管的数量，缩短放电通路，提高了二进制数查找的速度，进而提高了微处理器进行数据查找的速度。附图说明图1为本专利技术实施例提供的带掩码位查找电路的结构示意图；图2为本专利技术实施例提供的带掩码位查找电路中的掩码位数据输入单元的结构示意图；图3为本专利技术实施例提供的带掩码位查找电路的工作时序示意图；图4为本专利技术实施例提供的带掩码位查找电路的另一结构示意图；图5为本专利技术实施例提供的带掩码位查找电路工作时序的另一示意图。具体实施方式图1为本专利技术实施例提供的带掩码位查找电路的结构示意图，图2为本专利技术实施例提供的带掩码位查找电路中的掩码位数据输入单元的结构示意图。如图1和图2所示，带掩码位查找电路是CAM中的基本组成部分，CAM可包括多个带掩码位查找电路，用于同时查找多个二进制数。每个带掩码位查找电路包括位存储单元和位查找单元2，其中，位存储单元的输出端与位查找单元2的控制端相连，以将位存储单元中的存储数据传送给位查找单元2用于比较。位存储单元中的数据输入端接收控制器发送的二进制数并实现存储，位查找单元2中的数据输入端接收控制器发送的待查找二进制数，并将该待查找二进制数与位存储单元中存储的二进制数进行比较，若一致，则视为查找匹配，若不一致，则视为查找不匹配，输出对应的查找结果。在每个带掩码位查找电路中，位存储单元的数量为两个，具体为第一位存储单元11和第二位存储单元12。带掩码位查找电路还包括掩码位数据输入单元，该掩码位数据输入单元包括数据输入端301和掩码位输入端302，分别用于输入待存储数据和掩码位。当掩码位无效时，该掩码位数据输入单元输出第一数据、第二数据、第三数据和第四数据，并传送至第一位存储单元11和第二位存储单元12存储，以与待查找数据进行比较，其中，第一数据与第二数据数值取反，第三数据与第四数据数值取反，第一数据和第三数据数值取反。当掩码位有效时，该掩码位数据输入单元输出查找无效码，该查找无效码用于控制位查找单元2不执行查找操作，直接视为待存储数据与待查找数据匹配。第一位存储单元11的输入端与掩码位数据输入单元相连，用于输入第一数据和第二数据，并存储为第一存储数据，第二位存储单元12的输入端与掩码位数据输入单元相连，用于输入第三数据和第四数据，并存储为第二存储数据。第一位存储单元11的输出端与位查找单元2的一个控制端连接，以将第一存储数据传送给位查找单元2用于比较，第二位存储单元12的输出端与位查找单元2的另一个控制端连接，以将第二存储数据传送给位查找单元2用于比较。上述输入的待存储数据为控制器待输入给第一位存储单元11或第二位存储单元12的待存储数据。掩码位则是控制器输入的，用于控制在掩码位无效时进行查找，掩码位有效时直接将待存储数据与本文档来自技高网...

【技术保护点】
一种带掩码位查找电路，其特征在于，包括第一位存储单元、第二位存储单元、位查找单元和掩码位数据输入单元；所述掩码位数据输入单元用于输入待存储数据和掩码位，当所述掩码位无效时，所述掩码位数据输入单元输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当所述掩码位有效时，所述掩码位数据输入单元输出查找无效码，所述查找无效码用于控制所述位查找单元不执行查找操作；所述第一位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第一数据和第二数据，并存储为第一存储数据，所述第二位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第三数据和第四数据，并存储为第二存储数据；所述第一位存储单元的输出端与所述位查找单元的一个控制端相连，以将所述第一存储数据传送给所述位查找单元用于比较，所述第二位存储单元的输出端与所述位查找单元的另一个控制端相连，以将所述第二存储数据传送给所述位查找单元用于比较。

【技术特征摘要】
1.一种带掩码位查找电路，其特征在于，包括第一位存储单元、第二位存储单元、位查找单元和掩码位数据输入单元；所述掩码位数据输入单元用于输入待存储数据和掩码位，当所述掩码位无效时，所述掩码位数据输入单元输出第一数据、第二数据、第三数据和第四数据，其中，第一数据与第二数据数值相反，第三数据与第四数据数值相反，第一数据与第三数据数值相反；当所述掩码位有效时，所述掩码位数据输入单元输出查找无效码，所述查找无效码用于控制所述位查找单元不执行查找操作；所述第一位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第一数据和第二数据，并存储为第一存储数据，所述第二位存储单元的输入端与所述掩码位数据输入单元相连，用于输入所述第三数据和第四数据，并存储为第二存储数据；所述第一位存储单元的输出端与所述位查找单元的一个控制端相连，以将所述第一存储数据传送给所述位查找单元用于比较，所述第二位存储单元的输出端与所述位查找单元的另一个控制端相连，以将所述第二存储数据传送给所述位查找单元用于比较。2.根据权利要求1所述的带掩码位查找电路，其特征在于，所述掩码位数据输入单元包括第一或非门、第二或非门、第一非门、第二非门和第三非门；所述第一或非门的第一输入端用于输入所述掩码位，所述第一或非门的第二输入端用于输入所述待存储数据，所述第一或非门的输出端与所述第一非门的输入端连接，所述第一或非门的输出端用于输出所述第三数据，所述第一非门的输出端用于输出所述第四数据；所述第二或非门的第一输入端用于输入所述掩码位，所述第二或非门的第二输入端与所述第三非门的输出端连接，所述第三非门的输入端用于输入所述待存储数据，所述第二或非门的输出端与所述第二非门的输入端连接，所述第二或非门的输出端用于输出所述第一数据，所述第二非门的输出端用于输出所述第二数据。3.根据权利要求2所述的带掩码位查找电路，其特征在于，所述第一位存储单元包括：第一场效应管、第二场效应管和具有存储二进制数功能的交叉耦合反相器，所述第一场效应管和第二场效应管为第一类场效应管；所述第一场效应管的控制端连接至写字线，所述第一场效应管的第一数据端用于接收所述第一数据，所述第一场效应管的第二数据端连接至所述交叉耦合反相器的正相输入端；所述第二场效应管的控制端连接至写字线，所述第二场效应管的第一数据端用于接收所述第二数据，所述第二场效应管的第二数据端连接至所述交叉耦合反相器的反相输入端；所述第二位存储单元与所述第一位存储单元的结构相同；所述第二位存储单元中的第一场效应管的第一数据端用于接收所述第三数据，所述第二位存储单元中的第二场效应管的第一数据端用于接收所述第四数...

【专利技术属性】
技术研发人员：王丽娜，范煜川，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京;11