聚集页错误信令和处理制造技术

一方面的处理器包括用于处理指示多个存储器地址的多存储器地址指令的指令流水线。该处理器还包括与指令流水线耦合的多个页错误聚集逻辑。该多个页错误聚集逻辑用于聚集多个页错误的页错误信息，该多个页错误各自与该指令的多个存储器地址之一相关联。该多个页错误聚集逻辑用于将聚集的页错误信息提供给页错误通信接口。还公开了其它处理器、装置、方法和系统。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一方面的处理器包括用于处理指示多个存储器地址的多存储器地址指令的指令流水线。该处理器还包括与指令流水线耦合的多个页错误聚集逻辑。该多个页错误聚集逻辑用于聚集多个页错误的页错误信息，该多个页错误各自与该指令的多个存储器地址之一相关联。该多个页错误聚集逻辑用于将聚集的页错误信息提供给页错误通信接口。还公开了其它处理器、装置、方法和系统。【专利说明】聚集页错误信令和处理
技术介绍

各实施例涉及计算机架构。具体而言，各实施例涉及计算机架构中的页错误。 背景信息 处理器通常执行访问（例如，读取和/或写入）存储器的指令。例如，这些指令可 具有提供存储器位置的地址的存储器操作数。虚拟存储器管理方案通常被使用，其中这些 指令指示虚拟或逻辑存储器地址，这些虚拟或逻辑存储器地址被转换成用于访问主存储器 中的各个位置的物理地址。分页通常被用作存储器管理方案。分页将存储器组织成各个页。 各个页可表示存储器的作为单独实体来处理的固定或可变大小的块或部分。因此，各指令 对存储器操作数的访问可以表示对页的访问。分页的一个优点是它允许数据被存储在次级 存储（例如，硬盘）中并在需要时被取回到主存储器中。 页错误可在指令尝试访问主存储器中没有的页时发生。例如，该指令可指示不能 被映射到与该页相关联的物理地址的虚拟地址。页错误还可在该指令所尝试的访问被认为 不许可时发生。这可例如在该指令尝试向只读页进行写入时发生。页错误可有效地表示由 硬件（例如，处理器和/或存储器管理单元（MMU))对软件（例如，操作系统和/或页错误 处理程序）发起或用信号通知的错误、中断、异常、或陷入。响应于页错误，软件（例如，页 错误处理程序）可以在从页错误返回到处理器之前尝试处理该页错误。这样的页错误往往 花费大量时间来解决，往往降低性能，并且一般是不合乎需要的。 -些指令具有多个存储器操作数并且尝试访问多个存储器位置。作为示例， 2011 年 6 月发布的文档参考号为 319433-011 的丨ntel? Advanced Vector Extensions Programming Reference (英特尔高级向量扩展编程参考）描述了若干VGATHER指令 (例如，VGATHERDPD、VGATHERQPD、VGATHERDPS、VGATHERQPS、VPGATHERDD、VPGATHERQD、 VPGATHERDQ以及VPGATHERQQ)。VGATHER指令被用来使用从索引的向量中导出的存储器地 址来从存储器收集或加载多个值。作为示例，VPGATHERDD/VPGATHERQD能够从存储器收集 高达4或8个值。具有两个或更多个存储器操作数并尝试访问两个或更多个存储器位置的 其他指令在本领域中是已知的。 图1是示出可响应于VGATHER指令101来执行的示例收集操作100的框图， VGATHER指令101指定存储器104中的多个对应页103的多个存储器地址102。VGATHER操 作使用由该VGATHER指令指定的8个对应的存储器地址从8个页收集或加载8个值并将它 们存储在结果打包数据104中。例如，第一存储器地址0102-0与第一页0103-0相对应，第 二存储器地址1102-1与第二页1103-1相对应，以此类推。因此，该VGATHER指令潜在地尝 试同时访问高达8个不同页。这样的VGATHER指令/操作可在例如置换大型矩阵或以其他 方式访问稀疏存储器位置时使用。 在该VGATHER指令所指示的页中的两个或更多个（或更糟地全部8个）不在存储 器中时和/或对这些页的访问不许可时，可发生重大问题。具体而言，该VGATHER指令的执 行可涉及两个或更多个（或更糟地潜在8个）连续页错误。用于VGATHER的当前页错误机 制是连续的，伴随这些页错误的从右至左地址排序。例如，如果在VGATHER指令的执行期 间，与存储器地址0、存储器地址2以及存储器地址7相对应的页不存在于物理存储器中，则 第一页错误可针对存储器地址〇来引起。在第一页错误已被解决之后，VGATHER指令的执行 可重启并且第二页错误可针对存储器地址2来引起。在第二页错误已被解决之后，VGATHER 指令的执行可重启并且第三页错误可针对存储器地址7来引起。在一些情况下，对于这样 的VGATHER指令，高达8个连续页错误可被引起。类似地，各种其他指令可以指定可潜在地 导致两个或更多个连续页错误被引起的两个或更多个存储器地址。 这样的页错误的连续解决可能往往花费大量时间来解决，往往降低性能，并且一 般是不合乎需要的。 【专利附图】【附图说明】 可通过参考以下描述以及用于示出实施例的附图最佳地理解本专利技术。在附图中： 图1是示出可响应于VGATHER指令来执行的示例收集操作的框图，该VGATHER指 令指定存储器中的多个对应页的多个存储器地址。 图2是其中可以实现本专利技术的各实施例的系统的实施例的框图。 图3是处理器中的用于生成多页页错误的方法的示例实施例的框流程图。 图4是页错误处理程序模块中的用于解决多页页错误的方法的示例实施例的框 流程图。 图5是页错误通信接口的实施例的框图。 图6是具有聚集的页错误信息和处理器状态信息的页错误处理程序模块栈的特 定示例实施例的框图。 图7是多个出错页的合适的聚集错误代码的特定示例实施例的框图。 图8是具有纹理采样器和存储器管理子系统的图形处理单元（GPU)的框图，该存 储器管理子系统包含多个页错误聚集逻辑。 图9A是示出根据本专利技术的实施例的示例性有序流水线以及示例性寄存器重命名 的无序发布/执行流水线两者的框图。 图9B是示出根据本专利技术的实施例的有序架构核的示例性实施例以及包括在处理 器中的示例性寄存器重命名的无序发布/执行架构核两者的框图。 图10A-B示出更具体的示例性有序核架构的框图，该核可以是芯片中的若干逻辑 块（包括具有相同类型和/或不同类型的其他核）中的一个。 图11是根据本专利技术的实施例的处理器1100的框图，该处理器可具有一个以上的 核，可具有集成的存储器控制器，且可具有集成的图形器件。 图12所示为根据本专利技术的一个实施例的系统1200的框图。 图13所示为根据本专利技术的一实施例的第一更具体示例性系统1300的框图。 图14所示为根据本专利技术的实施例的第二更具体的示例性系统1400的框图。 图15所示为根据本专利技术的实施例的SoC 1500的框图。 【具体实施方式】 在以下描述中，阐述众多具体细节（例如，具体处理器配置、操作序列、接口、错误 代码等）。然而，在没有这些具体细节的情况下，也可实践实施例。在其他实例中，未详细示 出公知电路、结构和技术，以避免混淆对本描述的理解。 图2是其中可实现本专利技术的各实施例的系统210 (例如，计算机系统或具有一个或 多个处理器和存储器的其他电子系统）的实施例的框图。该计算机系统包括处理器211、 主存储器233以及次存储器232。该处理器可以是各种复杂指令集计算（CISC)处理器、各 种精简指令集计算（RISC)处理器、各种超长指令字（VLIW)处理器、其各种混合、或完全其 他类型的处理器中的任何处理器。在一些实施例中，处理器可以是通用处理器（例如，在台 式、膝上型等计算机中使用的本文档来自技高网...

【技术保护点】
一种处理器，包括：指令流水线，用于处理指示多个存储器地址的多存储器地址指令；以及与所述指令流水线耦合的多个页错误聚集逻辑，所述多个页错误聚集逻辑用于聚集多个页错误的页错误信息，所述多个页错误各自与所述指令的多个存储器地址之一相关联，所述多个页错误聚集逻辑用于将聚集的页错误信息提供给页错误通信接口。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：B·靳兹伯格，R·罗恩，I·殴萨池依，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US