According to some embodiments, a method and apparatus are provided to determine to establish and maintain a model of flow and load on the bus with the worst case, and determine the relative to the associated with the load imposed on the DLL and conveyed into the bit pattern shift.
【技术实现步骤摘要】
【国外来华专利技术】使用基于模式的信令调制的存储器定时优化
技术介绍
延迟锁相环(DLL)是能够被用来改变(例如,调制)时钟信号(例如,具有周期性波形的信号)的相位的数字电路。DLL通常被用来增强集成电路(诸如,存储器控制器)的时钟的定时,以确保当1被传输至存储器储库时,在存储器储库处接收(例如,锁存)1。如果定时关闭,则所传输的1会被接收为0。在单或多负载总线(例如,服务多个动态随机存取存储器电路的总线)上,常规系统寻求部署共同的DLL。在飞越式(fly-by)拓扑中,如果排他地考虑每个负载上的每种模式,则具有从存储器控制器的最小电飞行时间的负载上的最差情况的建立时间和具有从存储器控制器的最大电飞行时间的负载上的最差情况的保持时间可以规定显著的DLL位移。这样,常规的方法将共同的DLL布置在针对(一个或多个)负载的低和高DLL限制之间。诸如DDR3的当前的存储器架构可以利用训练来确定针对单或多负载总线的共同的DLL布置。然而,当信令处于较高的速度时,用于布置共同的DLL的可用定时容限会减小。附图说明图1图示根据一些实施例的方法。图2图示根据一些实施例的与多个负载进行通信的存储器控制器。图3图示根据一些实施例的装置。具体实施方式现在参考图1,图示了方法100的实施例。方法100可以涉及使总线上的进入的位模式和与存储器控制器相关联的DLL电路之间的相对定时延迟或提前,以确保单或多负载总线上的较大的定时容限。方法100可以由诸如关于图3所描述的装置或者由诸如关于图2或图3所描述的存储器控制器来执行。此外,方法100可以在诸如能够被预加载有位模式的有限集的多用途寄存器(“MPR”)之类的 ...
【技术保护点】
一种用于存储器定时优化的方法,包括:基于总线上的第一负载和第二负载两者、经处理器确定最差情况的建立和保持时间,其中所述最差情况的建立和保持时间与如下项相关联:(i)数据信号在时钟事件之前将要保持稳定的时间量;以及(ii)数据信号在时钟事件之后将要保持稳定的时间量,其中所述最差情况的建立和保持时间在BIOS中被存储和追踪;经由存储器控制器确定施加到正被传输到所述第一负载的第一进入的位模式流的时移,所述进入的位模式流相对于与所述第一负载和第二负载相关联的DLL而被传达,其中所述时移基于所确定的最差情况的建立和保持时间,并且其中所述第一负载和所述第二负载是所述总线上的不同负载;以及基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述第一负载。
【技术特征摘要】
【国外来华专利技术】1.一种用于存储器定时优化的方法,包括:基于总线上的第一负载和第二负载两者、经处理器确定最差情况的建立和保持时间,其中所述最差情况的建立和保持时间与如下项相关联:(i)数据信号在时钟事件之前将要保持稳定的时间量;以及(ii)数据信号在时钟事件之后将要保持稳定的时间量,其中所述最差情况的建立和保持时间在BIOS中被存储和追踪;经由存储器控制器确定施加到正被传输到所述第一负载的第一进入的位模式流的时移,所述进入的位模式流相对于与所述第一负载和第二负载相关联的DLL而被传达,其中所述时移基于所确定的最差情况的建立和保持时间,并且其中所述第一负载和所述第二负载是所述总线上的不同负载;以及基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述第一负载。2.如权利要求1所述的方法,其中定时改变是时间上的延迟。3.如权利要求1所述的方法,其中定时改变是时间上的提前。4.一种用于存储器定时优化的装置,包括:多个存储器模块;以及存储器控制器,所述装置用以:基于总线上的接收第一位模式流的所述多个存储器模块中的第一存储器模块和总线上的接收第二位模式流的所述多个存储器模块中的第二存储器模块来确定最差情况的建立和保持时间,其中所述最差情况的建立和保持时间与如下项相关联:(i)数据信号在时钟事件之前将要保持稳定的时间量;以及(ii)数据信号在时钟事件之后将要保持稳定的时间量,其中所述最差情况的建立和保持时间在BIOS中被存储和追踪;以及确定施加到正被传输到所述多个存储器模块中的第一存储器模块的第一进入的位模式流的时移,所述进入的位模式流相对于与所述多个存储器模块中的第一存储器模块和所述多个存储器模块中的第二存储器模块相关联的DLL而被传达,其中所述时移基于所确定的最差情况的建立和保持时间;以及基于第一确定的时移将第一时间调制后的进入的位模式流传输至所述总线上的所述多个存储器模块中的第一存储器模块。5.如权利要求4所述的装置,其中时移是时间上的延迟。6.如权利要求4所述的装置,其中时移是时间上的提前。7.一种用于存储器定时优化的装置,包括:多个存储器模块;处理器,用以:基于总线上的接收第一位模式流的...
【专利技术属性】
技术研发人员:OO乌迪霍,AJ诺尔曼,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。