与温度和电源电压弱相关的延迟电路制造技术

本发明专利技术公开了一种与温度和电源电压弱相关的延迟电路，包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。本发明专利技术在温度和电压变化的较大的情况下，能保证延时电路的延时几乎不受影响。普通的延时电路的延迟时间都是随着工艺，电压，温度变化而有较大的变化，尤其是受温度影响较大，而本发明专利技术采用的温度系数非常小的片上电阻，很好抑制了温度的干扰。

【技术实现步骤摘要】

本专利技术属于集成电路
,具体涉及一种与温度及电源电压弱相关的延迟电路。
技术介绍
传统的延迟电路大多采用反向器链，实际延迟时间十分容易受到电源电压和温度影响，导致延迟时间不确定。对于精度要求很高的电路，比如在电流-频率转换器中，延迟电路的作用是保证对积分电容的复位时间足够长，所以在延迟电路设计中重点需要考虑的是，当温度和电源电压变化时延迟时间尽可能不受影响，理论上应该为一个恒定的数值或者弱相关。
技术实现思路
鉴于此，本专利技术的目的是提供一种与温度和电源电压弱相关的延迟电路。本专利技术的目的是通过以下技术方案实现的，一种与温度和电源电压弱相关的延迟电路，包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。进一步，所述参考电流源包括偏置电流发生器，所述偏置电流发生器包括NMOS管M13～NMOS管M15、放大器Aau3和调节电阻Rtrim，所述参考电流源还包括NMOS管Md1、NMOS管Md2、NMOS管Md4和PMOS管Md3，所述NMOS管Md1的漏极与电源连接，所述NMOS管Md1的源极与NMOS管Md2的漏极连接，NMOS管Md2的源极与PMOS管Md3的漏极连接，PMOS管Md3的源极与NMOS管Md4的漏极连接，NMOS管Md4的源极接地，所述NMOS管Md1的栅极接控制信号Vbp，NMOS管Md2的栅极接参考电压Vbgr，PMOS管Md3的栅极与NMOS管Md4的栅极连接后与第一电压缓冲器的输出端连接，NMOS管Md4的漏极与前置放大器Aau1的反向输入端连接并同时经电容Cpp接地，前置放大器Aau1正向输入端连接参考电压Vbgr。进一步，所述第一电压缓冲器包括两依次连接的反向器。进一步，所述第二电压缓冲器包括两个依次连接反向器。进一步，所述迟滞比较电路包括NMOS管M1～NMOS管M6，所述NMOS管M1的漏极与电源连接，所述NMOS管M1的源极分别与NMOS管M2的漏极、NMOS管M3的漏极连接，NMOS管M3的源极与NMOS管M4的漏极连接，NMOS管M4的源极分别与NMOS管M5的源极、NMOS管M6的漏极连接，NMOS管M6的源极、NMOS管M2的源极接地，NMOS管M5的漏极接电源，所述NMOS管M1、NMOS管M3、NMOS管M4和NMOS管M5的栅极分别与前置放大器Aau1的输出端连接，所述NMOS管M3的源极与NMOS管M4的漏极分别与NMOS管M2的栅极、NMOS管M5的栅极连接后作为迟滞比较器CMP1的输出端与第一压电缓冲器的输入端连接。由于采用了上述技术方案，本专利技术具有如下的优点：本专利技术在温度和电压变化的较大的情况下，能保证延时电路的延时几乎不受影响。普通的延时电路的延迟时间都是随着工艺，电压，温度变化而有较大的变化，尤其是受温度影响较大，而本专利技术采用的温度系数非常小的片上电阻，很好抑制了温度的干扰。附图说明为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步的详细描述，其中：图1为与温度及电源电压弱相关的延迟电路；图2为对温度及电源电压不敏感的偏置电流发生器。具体实施方式以下将结合附图，对本专利技术的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本专利技术，而不是为了限制本专利技术的保护范围。如图1所示，一种与温度和电源电压弱相关的延迟电路，包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。迟滞比较器CMP1和迟滞比较器CMP2分别消除了由于前置放大器Aau1和前置放大器Aau2产生的毛刺，然后有两个反向器构成的电压缓冲器紧跟着迟滞比较器，有1纳秒固有延迟。在本专利技术中，主要的延迟时间由参考电流源产生，所述参考电流源包括偏置电流发生器，所述偏置电流发生器包括NMOS管M13～NMOS管M15、放大器Aau3和调节电阻Rtrim，所述参考电流源还包括NMOS管Md1、NMOS管Md2、NMOS管Md4和PMOS管Md3，所述NMOS管Md1的漏极与电源连接，所述NMOS管Md1的源极与NMOS管Md2的漏极连接，NMOS管Md2的源极与PMOS管Md3的漏极连接，PMOS管Md3的源极与NMOS管Md4的漏极连接，NMOS管Md4的源极接地，所述NMOS管Md1的栅极接控制信号Vbp，NMOS管Md2的栅极接参考电压Vbgr，PMOS管Md3的栅极与NMOS管Md4的栅极连接后与第一电压缓冲器的输出端连接，NMOS管Md4的漏极与前置放大器Aau1的反向输入端连接并同时经电容Cpp接地，前置放大器Aau1正向输入端连接参考电压Vbgr。进一步，延迟时间是由NMOS管Md1到NMOS管Md4和电容Cpp产生，图2中的偏置电流发生器对电源和温度不敏感，NMOS管Md1和NMOS管Md2将偏置电流发生器产生的电流镜像产生偏置电流IB，调节电阻Rtrim为温度系数很小的片上电阻，参考电压Vbgr由带隙基准产生，因为偏置电流IB大小由控制信号Vbgr和调节电阻Rtrim决定，所以偏置电流IB受电源电压和温度的影响很小。在本专利技术中输入信号Vin来自积分电容，输入信号Vin随时间线性增加。当等于参考电压Vbgr时，迟滞比较器CMP1输出端VA从高电平反转为低电平。VA低电平使得N型场效应管Md4被断开，Md4具有很大的宽度(W)，是为了提高放电速率。P型场效应管Md3被导通。偏置电流IB通过P型场效应管Md3对电容Cpp充电，从而使电压Vdly随时间线性增加。Vdly经过前置放大器Aau2放大后作为迟滞比较器CMP2的输入电压，当增加到参考电压Vbgr时，迟滞比较器CMP2输出端VOUT电压将会从高电平反转为低电平。在本专利技术中VA和VOUT的下降沿时间间隔TD为产生的延迟信号，由电容CPP的冲放电时间和电压缓冲器及比较器的固有延时决定，其数学表达式为式1.其中Cpp为电容的容值，Vbgr为参考电压值，IB为偏置电流。由于偏置电流IB，Cpp和Vbgr均为与温度和电源电压弱相关，因此，延迟时间TD也为与温度和电源电压弱相关。前置放大器Aau1和前置Aau2工作在开环情况下，因此不需要做稳定性补偿。实际.设计中，延迟时间TD随温度和电源电压影响的最大偏差值应保证在数十纳秒以内。本专利技术提供的对电源电压和温度不敏感的延迟电路，通过两个迟滞比较器，一个参考电流源，一个电容器和其他周边电路，产生的延迟时间不会随温度和电源电压的改变而发生明显的变化。以上所述仅为本专利技术的优选实施例，并不用于限制本专利技术，显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
一种与温度和电源电压弱相关的延迟电路，其特征在于：包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。

【技术特征摘要】
1.一种与温度和电源电压弱相关的延迟电路，其特征在于：包括依次连接的前置放大器Aau1、迟滞比较器CMP1、参考电流源、前置放大器Aau2和迟滞比较器CMP2，在迟滞比较器CMP1与延迟电路间连接一个第一电压缓冲器，在迟滞比较器CMP2的输出端连接一个第二电压缓冲器。2.根据权利要求1所述的与温度和电源电压弱相关的延迟电路，其特征在于：所述参考电流源包括偏置电流发生器，所述偏置电流发生器包括NMOS管M13～NMOS管M15、放大器Aau3和调节电阻Rtrim，所述参考电流源还包括NMOS管Md1、NMOS管Md2、NMOS管Md4和PMOS管Md3，所述NMOS管Md1的漏极与电源连接，所述NMOS管Md1的源极与NMOS管Md2的漏极连接，NMOS管Md2的源极与PMOS管Md3的漏极连接，PMOS管Md3的源极与NMOS管Md4的漏极连接，NMOS管Md4的源极接地，所述NMOS管Md1的栅极接控制信号Vbp，NMOS管Md2的栅极接参考电压Vbgr，PMOS管Md3的栅极与NMOS管Md4的栅极连接后与第一电压缓冲器的输出端连接，NMOS管Md4的漏极与前置放大器Aau1的反向输入端...

【专利技术属性】
技术研发人员：唐枋，舒洲，叶楷，周喜川，胡盛东，甘平，李世平，殷鹏，陈卓，李明东，王忠杰，黄莎琳，夏迎军，谭跃，
申请(专利权)人：重庆湃芯微电子有限公司，
类型：发明
国别省市：重庆;50