一种半导体突波抑制器封装体结构制造技术

本发明专利技术涉及一种半导体突波抑制器封装体结构，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在第一导电片、第二导电片和突波抑制器的外部，而保护层则包覆在涂覆层的外部，涂覆层的厚度小于突波抑制器的长度，而第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。本发明专利技术散热效果好、成本低、且具有绝缘、防水、耐高温、以及更好的可靠度的特点。

【技术实现步骤摘要】

本专利技术涉及一种半导体突波抑制器封装体结构，尤其是涉及一种具有高散热效果的半导体突波抑制器封装体结构，属于半导体

技术介绍
目前的半导体制备方法中所设计的突波抑制器封装体，皆采用锭粒型的环氧树脂(epoxy)进行封装。而采用锭粒型环氧树脂进行封装的方式需要使用模具机器进行合模，任何封装体样式或形状的改变，都必须大费周章的修改及更换模具，导致很大的工时耗费，并造成封装体结构设计上的自主性不佳。半导体突波抑制器封装体采用锭粒型的环氧树脂进行组件封装的做法为:先将环氧树脂加温至软化温度，然后把软化的环氧树脂加压注射至模具里，并持续升温至树脂的玻璃化转移温度使树脂固化。因为树脂为一次性固化物质，经过玻璃化转移温度后的树脂便固定成型。而为求生产共享性，模具往往固定为一定大小。图1为现有的轴式封装体的剖视图。如图1所示:其为目前突波保护组件PT使用的一种轴式封装体ALP (Axial LeadPackage)的剖面图。这种传统的封装方式，为了考虑共享性问题与可以容纳不同数量的突波保护组件PT堆栈进行封装，或者是以封装不同结构的产品来达到需要的瓦特数或产品特性，大多在轴式封装体ALP的设计结构上，将其长度拉长至预留较长的长度，以方便不同广品共孚相同的1旲 具。如图1所示，突波保护组件PT的长度为Y1，轴式封装体ALP两端通常需预留长度分别为Y2及Y3的空间，使整个轴式封装体ALP长度成为Y1+Y2+Y3，其中Y2大于Y1，而且Y3大于Y1。上述的现有的轴式封装体ALP，经常留有很大的浪费空间，并且又须迁就现成模具，使设计构想的发挥大打折扣。因此，便迫切需要设计一个高散热性、高可靠度、高稳定性及高设计弹性的半导体突波抑制器封装体结构。
技术实现思路
为解决现有技术的不足，本专利技术的目的在于提供一种具有闻散热性、闻可罪度、闻稳定性及高设计弹性的半导体突波抑制器封装体结构。为达到上述目的，本专利技术是通过以下的技术方案来实现的: 一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一 PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。此外，还提供一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器包括至少两个PN接合型半导体晶粒和设置在相邻的PN接合型半导体晶粒之间且通过焊锡分别与相邻的PN接合型半导体晶粒电性相固接的导电铜片，所述的突波抑制器设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。其中，上述的第一导电片和第二导电片均为铜片。上述的涂覆层为凡立水(varnish)层,具有绝缘、防水、耐高温的功能。上述的保护层材质为一次性固体粉末型环氧树脂。而上述的第一引线和第二引线则均为实心铜线。本专利技术的有益效果是:本专利技术所述的保护层厚度大幅减小，达到了更佳的散热效果；此外，本专利技术不须使用模具，达到节省成本并具有更好的生产便利性和设计灵活性；且本专利技术具有绝缘、防水、耐高温，以及更好的可靠度的特点。附图说明 图1为现有的轴式封装体的剖视 图2为本专利技术一实施例所述的一种半导体突波抑制器封装体结构剖视 图3为本专利技术一实施例所述的第一导电片和第二导电片剖视 图4为本专利技术一实施例所述的突波抑制器剖视 图5为本专利技术另一实施例所述的突波抑制器剖视 图6为本专利技术一实施例所述的涂覆层剖视 图7为本专利技术一实施例所述的保护层剖视 图8为本专利技术一实施例所述的半导体突波抑制器封装体结构保护层制作示意 图9为热通量与保护层厚度间的热传导关系图。图中主要附图标记含义为: 100、半导体突波抑制器封装体结构 10、第一导电片 11、第一接合面 12、第一端面 20、第二导电片 21、第二接合面 22、第二端面 30、突波抑制器 31、第一连接面 32、第二连接面 40、涂覆层50、保护层 60、第一引线 70、第二引线 80、导电铜片 ALP、轴式封装体 CD、第一导电片厚度 D、保护层厚度 HB、热本体 ml、m2、斜率值 PNS, PN接合型半导体晶粒 PR、粉末型环氧树脂 PT、突波保护组件 SD、焊锡 Tl、T2、接触面温度 TA、环境温度 T⑶、第一导电片温度 Y、突波抑制器长度。具体实施例方式以下结合附图和具体实施方式对本专利技术进行具体的介绍。图2为本专利技术一实施例所述的一种半导体突波抑制器封装体结构剖视图。如图2所示:半导体突波抑制器封装体结构100，其包括:第一导电片10、第二导电片20、突波抑制器30、涂覆层40、保护层50、第一引线60和第二引线70。图3为本专利技术一实施例所述的第一导电片和第二导电片剖视图。如图3所示:第一导电片10，为一铜片，其具有一第一接合面11及与第一接合面11相对应的第一端面12。同样，第二导电片20,为一铜片，与第一导电片10相对并分开设置,且所述的第二导电片20具有一第二接合面21及与第二结合面21相对应的第二端面22，第二接合面21与第一导电片10的第一接合面11相对。 图4为本专利技术一实施例所述的突波抑制器剖视图。如图4所示:突波抑制器30，其为固设于第一导电片10及第二导电片20之间的一 PN接合型半导体晶粒PNS所形成，用以吸收雷击或突波。突波抑制器30具有第一连接面31及相对且不相接触的第二连接面32，其中第一连接面31以焊锡SD与第一接合面11导电相密接，第二连接面32以焊锡SD与第二接合面21导电相密接。图5为本专利技术另一实施例所述的突波抑制器剖视图。如图5所示，另一种突波抑制器30’，其包括二个以上的PN接合型半导体晶粒PNS,并具有导电铜片80，所述的导电铜片80设置于每两个相邻的PN接合型半导体晶粒PNS之间，导电铜片80的两面分别以焊锡SD与该相邻的PN接合型半导体晶粒PNS电性相固接。如图4和图5所述的PN接合型半导体晶粒PNS，均以符合国际规范雷击防护测试中Type-1的规格制造而成，可承受10/1000us的雷击冲击波，或以符合国际规范雷击防护测试中Type-2的规格制造而成，可承受8/20us的雷击冲击波，此二种PN接合型半导体晶粒PNS均符合国际规范IEC61643-1或UL1449雷击测试规范的要求。Type-1规格的10/1000us雷击冲击波是指雷击冲击波的波形在时间本文档来自技高网...

【技术保护点】
一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。

【技术特征摘要】

【专利技术属性】
技术研发人员：张仓生，郭宗裕，王自强，
申请(专利权)人：昆山东日半导体有限公司，
类型：发明
国别省市：