半导体封装制造技术

本实用新型专利技术涉及一种半导体封装。根据一个示例性实施，本实用新型专利技术提供的封装包括：第一和第二有源芯片；内插芯片，包括至少部分第一刻线图像和至少部分第二刻线图像；所述内插芯片将所述第一有源芯片电连接至所述第二有源芯片。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种半导体封装。
技术介绍
集成电路(Integrated circuit, IC)产品继续变得日益集成化。提高产品的集成度可能需要增加集成电路产品的元件数量，同时必须被IC产品容纳。一种制造IC的方法包括使用单个大型有源芯片以容纳IC产品元件。单个大型有源芯片可以被附接至封装基板。另一种方法中，IC产品的元件分布在两个或多个有源芯片上，其中每个有源芯片都小于单个大型有源芯片。有源芯片与另一个有源芯片电连接以形成IC产品。有源芯片可以以平铺方式放置，也可相互堆叠。
技术实现思路
本技术提供了一种半导体封装，具体如下:(I) 一种半导体封装，包括:第一和第二有源芯片；内插芯片，包括至少部分第一刻线图像和至少部分第二刻线图像；所述内插芯片将所 述第一有源芯片电连接至所述第二有源芯片。(2)根据(I)所述的半导体封装，其中，所述内插芯片将所述第一有源芯片电连接至封装基板。(3)根据(I)所述的半导体封装，其中，所述内插芯片将所述第二有源芯片电连接至封装基板。(4)根据(I)所述的半导体封装，其中，所述第一和第二有源芯片和所述内插芯片为硅芯片。( 5)根据(I)所述的半导体封装，其中，所述第一有源芯片电连接并机械连接至所述至少所述部分所述第一刻线图像和所述至少所述部分所述第二刻线图像。(6)根据(I)所述的半导体封装，其中，所述第一有源芯片通过所述至少所述部分所述第二刻线图像电连接至所述第二有源芯片。附图说明图1示出说明示例性过程的流程图。图2A示出包括正在进行光刻的示例性半导体晶圆的方框图。图2B示出示例性半导体晶圆的顶视图。图2C示出示例性内插芯片的顶视图。图2D示出示例性内插芯片横截面图。图2E示出示例性半导体装置(arrangement)的顶视图。图2F示出示例性半导体装置的横截面图。图2G示出示例性半导体封装的横截面图。具体实施方式以下将介绍包括本技术实施的详细信息。本申请中的附图以及与之相随的详细描述仅为示例性实施。除另有声明，否则，附图中类似或相应的元件由类似或相应的参考标号表示。此外，本申请中的附图和图示通常不按照比例，且并非旨在与实际相对尺寸相对应。图1示出说明过程100的流程图。为说明的目的，过程100对应于图2A、2B、2C、2D、2E、2F和2G进行描述。但是，过程100并不受限于图2A、2B、2C、2D、2E、2F和2G中示出的具体特征。现参照图1、2A和2B，过程100包括在半导体晶圆(例如，半导体晶圆200)上光刻形成多个刻线图像(例如，多个刻线图像202)(图1中的170)。图2A示出包括正在进行光刻的半导体晶圆200的方框图270。图2B示出半导体晶圆200被光刻后该半导体晶圆200的顶视图。如图2B所示，该半导体晶圆200包括多个刻线图像202，其中，刻线图像(例如，芯片图像)202&、20213、202(3、202(1和202e独立标于图2B中。多个刻线图像202中的每个图像与所述多个刻线图像202的至少一个其他图像相邻。半导体晶圆200包括诸如硅的半导体材料。例如，在本实施中，半导体晶圆200为硅晶圆。多个刻线图像202被光刻形成在所述半导体晶圆200上。这可通过多种方法实现，其中一种方法包括利用辐射源204、刻线206和成像子系统208在半导体晶圆200上光刻形成多个刻线图像202。辐射源204、刻线206和成像子系统208可使用，例如，步进重复曝光或步进扫描曝光，但不仅限于这些技术。辐射源204 (可为光源)被配置为将诸如光的辐射能量209a导向刻线206。辐射能量209a可为紫外光且可具有，例如，深紫外(DUV)波长或真空紫外(VUV)波长。刻线206选择性地遮挡福射源209a,使得能量图案(energy pattern) 209b由刻线206决定并被传送至半导体晶圆200。成像子系统208 (可包括步进组件或扫描组件)例如循序地将由所述刻线206所传送的能量图案20%导向半导体晶圆200上的光刻胶上一系列所期望的位置。成像子系统208可包括一系列透镜和/或反射器，用于缩放和引导能量图案20%至半导体晶圆200，作为成像(或曝光)能量模式209c。因此，半导体晶圆200曝光于成像能量图案209c。成像能量图案209c引起半导体晶圆200上光刻胶中的化学反应以形成多刻线图像202中的每个。如实施所示，多刻线图像202由单个刻线产生，例如，刻线206。因此，多个刻线图像202中的每个刻线(例如，刻线图像202a和刻线图像202b)都可利用类似的成像能量图案(例如，成像能量图案209c)形成。例如，成像能量图案209c可用于形成刻线图像202a且类似的成像能量图案可用于形成刻线图像202b(以及多个刻线图像202中的其它刻线图像)。这样，多刻线图像202中的每个刻线图像都具有类似(similar)的元素，且位于相似的布局。但是，在其它实施中，多个刻线图像202中的任何图像可由不同于刻线206的刻线产生。换而言之，多个刻线图像202可以利用多于一个的刻线产生。此实施中，多个刻线图像202中的每个刻线 图像可具有不同元素，或可以具有处于不同布局中的类似元素。现参考图1、2B、2C和2D，过程100包括将半导体晶圆(例如，半导体晶圆200)切割成内插芯片(例如，内插芯片272)，使得内插芯片包括多个刻线图像(例如，多刻线图像202)中的至少部分第一刻线图像(例如，刻线图像202a)和至少部分第二刻线图像(例如，刻线图像202b)(图1中的172)。内插芯片272，如图2B所示在切割之前，包括刻线图像202a、202b和202c。图2C示出内插芯片272的顶视图。图2D示出内插芯片272沿图2C中横截面2D-2D的横截面图。刻线图像202a和202b通过刻线图像边界212a分离，刻线图像202b和202c通过刻线图像边界212b分离。内插芯片272通过切割半导体晶圆200而形成，如图2B所示，使得内插芯片272包括刻线图像202a、刻线图像202b和刻线图像202c。在本实施中，内插芯片272实质上包括全部刻线图像202a、刻线图像202b和刻线图像202c。在其它实施中，内插芯片272仅包括刻线图像202a、202b和202c中任何一个的一部分。此外，在内插芯片272包括三个刻线图像的至少一部分时，在其它实施中，内插芯片272包括两个刻线图像(例如，刻线图像202a和202b)中的至少一部分或多于三个刻线图像中的至少一部分。例如，在各种不同实施中，内插芯片272可包括刻线图像202a、202b、202c、202d和202e或其他刻线图像的任意集合或子集，如图2B所示。图2C中所示的内插芯片272通常为矩形，但内插芯片272可有不同的几何形状。此外，半导体晶圆200被切割形成其它内插芯片，其可以与内插芯片272类似(例如，实质上相同)或不同。在本实施中，刻线图像202a包括电连接到导电过孔218a的芯片垫214a。刻线图像202a还包括电连接到导电过孔218b的芯片垫214b。刻线图像202a还包括芯片内互连216a。刻线图像202b也包括电连接到导电过孔218c的芯片垫214c。刻线图像202b还包括电连接到导电过孔218d的芯片本文档来自技高网...

【技术保护点】
一种半导体封装，包括：第一和第二有源芯片；内插芯片，包括至少部分第一刻线图像和至少部分第二刻线图像；所述内插芯片将所述第一有源芯片电连接至所述第二有源芯片。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马克·格里斯沃尔德，
申请(专利权)人：美国博通公司，
类型：实用新型
国别省市：