一种堆迭式半导体结构及其制造方法。堆迭式半导体结构包括第一基板、第二基板、第一半导体芯片、第二半导体芯片及表面黏贴元件。第一基板具有上表面。第二基板具有下表面。第一半导体芯片设于第一基板的上表面。第二半导体芯片设于第二基板的下表面。第一表面黏贴元件设于第一基板的上表面与第二基板的下表面之间并电性连接第一基板与第二基板。由于第一表面黏贴元件位于第一基板与第二基板之间，如此可缩小半导体结构的尺寸。
【技术实现步骤摘要】
本专利技术是有关于一种，且特别是有关于一种具有表面黏贴元件的。
技术介绍
随着科技发展，业界对半导体结构的功能及尺寸的需求愈来愈多，导致半导体结构的尺寸愈来愈小，而功能却愈来愈多。基于功能需求愈来愈多，半导体结构通常包含多个芯片及多个被动元件。传统半导体结构将被动元件设于基板外，因此导致半导体结构的面积增大。因此，如何配置被动元件以缩小半导体结构尺寸为业界努力目标之一。
技术实现思路
本专利技术有关于一种，一实施例中，表面黏贴元件位于二基板之间，如此可缩小半导体结构横向尺寸。根据本专利技术，提出一种堆迭式半导体结构。堆迭式半导体结构包括一第一基板、一第二基板、一第一半导体芯片、 一第二半导体芯片、一第一表面黏贴兀件及一封装体。第一基板具有一上表面。第二基板具有一下表面。第一半导体芯片设于第一基板的上表面上。第二半导体芯片设于第二基板的下表面上。第一表面黏贴元件设于第一基板的上表面与第二基板的下表面之间并电性连接第一基板与第二基板。封装体包覆第一基板的上表面、第二基板的下表面、第一半导体芯片、第二半导体芯片与第一表面黏贴元件。根据本专利技术，提出一种堆迭式半导体结构的制造方法。制造方法包括以下步骤。提供一第一基板；设置一第一半导体芯片于第一基板的一上表面；提供一第二基板，其中第二基板的下表面设有一第二半导体芯片；以一第一表面黏贴元件连接第一基板的上表面与一第二基板的一下表面之间以电性连接第一基板与第二基板；以及，形成一封装体包覆第一基板的部分上表面、第二基板的部分下表面、第一半导体芯片、第二半导体芯片与第一表面黏贴元件。为让本专利技术的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下:附图说明图1A绘示依照本专利技术一实施例的堆迭式半导体结构的剖视图。图1B绘示图1A的俯视图。图2绘示依照本专利技术另一实施例的堆迭式半导体结构的俯视图。图3绘示依照本专利技术另一实施例的堆迭式半导体结构的俯视图。图4绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图5绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图6绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图7绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图8绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图9绘示依照本专利技术另一实施例的堆迭式半导体结构的剖视图。图1OA至IOG绘示图1A的堆迭式半导体结构的制造过程图。图1lA至IlE绘示图4的堆迭式半导体结构的制造过程图。图12A至12C绘示图7的堆迭式半导体结构的制造过程图。主要元件符号说明:100、200、300、400、500、600、700:堆迭式半导体结构110、510、610:第一基板111:第一基材lllb、131b、132b:下表面llls、131s、151s、 152s、515s、535s:外侧面lllu、112u、131u:上表面112:第一线路层113:第二线路层114、114’、114”:第一导电孔120:第一半导体芯片125:焊线126:天线130、530、630:第二基板131:第二基材132:第三线路层133:第四线路层134:第二导电孔140:第二半导体芯片150:封装体151:第一封装体152:第二封装体160、161、161’、162、163、164、165’、165”、165”，:第一表面黏贴元件160a、161a、162a、163a、164a、165a、170a:第一接点160b、161b、162b、163b、164b、165b、170b:第二接点170:第二表面黏贴元件175:焊料190:载板515:第一接地件535:第二接地件580:屏蔽膜616:第一屏蔽层636:第二屏蔽层Hl:高度H2:距离Pl:切割道S:空间具体实施例方式请参照图1，其绘示依照本专利技术一实施例的堆迭式半导体结构的剖视图。堆迭式半导体结构100包括第一基板110、至少一第一半导体芯片120、第二基板130、至少一第二半导体芯片140、封装体150、至少一第一表面黏贴元件(Surface Mount Device, SMD) 160及至少一第二表面黏贴元件170。第一基板110包括第一基材111、第一线路层112、第二线路层113及至少一第一导电孔114。第一基材111的上表面Illu与第一线路层112的上表面112u共同定义第一基板110的上表面。第一线路层112及第二线路层113分别形成于第一基材111的上表面Illu及下表面111b，用以电性连接设于其上的元件 。第一导电孔114延伸于第一基材111的上表面Illu与下表面Illb之间并电性连接第一线路层112与第二线路层113。第一半导体芯片120以其主动面朝上方位设于第一基板110的上表面上,且通过至少一焊线125电性连接于第一线路层112。第一半导体芯片120可通过第一线路层112、第一表面黏贴元件160及第二表面黏贴元件170电性连接第二基板130，且/或者，可并通过第一线路层112、第一导电孔114及第二线路层113电性连接于一外部接地端(未绘示)、一外部交流电源(未绘示)或一外部直流电源(未绘示)。另一例中，第一半导体芯片120亦可为覆晶(flip chip)，其以主动面朝下方位设于第一基板110的上表面上，并通过至少一焊球电性连接于第一线路层112。第二基板130包括第二基材131、第三线路层132、第四线路层133及至少一第二导电孔134。第二基材131的下表面131b与第三线路层132的下表面132b共同定义第二基板130的下表面。第三线路层132及第四线路层133分别形成于第二基材131的下表面131b及上表面131u，用以电性连接设于其上的元件。第二导电孔134延伸于第二基材131的上表面131u与下表面131b之间并电性连接第三线路层132与第四线路层133。第二半导体芯片140例如是覆晶，其以主动面朝上方位设于第二基板130的下表面上，并通过至少一焊球电性连接于第三线路层132。第二半导体芯片140可通过第三线路层132、第二表面黏贴元件170及第一表面黏贴元件160电性连接第一基板130。另一例中，第二半导体芯片140亦可以其主动面朝下方位设于第二基板130的下表面上，并通过至少一焊线电性连接于第三线路层132。本例中，封装体150同时包覆第一基板110的部分上表面、第二基板130的部分下表面、第一半导体芯片120、第二半导体芯片140、第一表面黏贴兀件160及第二表面黏贴兀件170。封装体150可包括酌.醒基树脂(Novolac-based resin)、环氧基树脂(epoxy-basedresin)、娃基树脂(silicone-based resin)或其他适当的包覆剂。封装体150亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体，例如是压缩成型(compression molding)、注射成型(injection molding)、液态封装型(liquidencapsulation)或转注成型(transfer molding)。第一表面黏贴兀件160例如是被动兀件,如电阻、电容或电感。第一表面黏贴兀件160设于第一基板110的上表面上,且位于第一基板110的上表面与第本文档来自技高网...
【技术保护点】
一种堆迭式半导体结构，其特征在于，包括：一第一基板，具有一上表面；一第二基板，具有一下表面；一第一半导体芯片，设于该第一基板的该上表面；一第二半导体芯片，设于该第二基板的该下表面；一第一表面黏贴元件，设于该第一基板的该上表面与该第二基板的该下表面之间并电性连接该第一基板与该第二基板；以及一封装体，包覆该第一基板的该上表面的一部分、该第二基板的该下表面的一部分、该第一半导体芯片、该第二半导体芯片与该第一表面黏贴元件。
【技术特征摘要】
1.一种堆迭式半导体结构，其特征在于，包括: 一第一基板，具有一上表面； 一第二基板，具有一下表面； 一第一半导体芯片，设于该第一基板的该上表面； 一第二半导体芯片，设于该第二基板的该下表面； 一第一表面黏贴元件，设于该第一基板的该上表面与该第二基板的该下表面之间并电性连接该第一基板与该第二基板；以及 一封装体，包覆该第一基板的该上表面的一部分、该第二基板的该下表面的一部分、该第一半导体芯片、该第二半导体芯片与该第一表面黏贴元件。2.如权利要求1所述的堆迭式半导体结构，其特征在于，该第一表面黏贴元件包括一第一接点及一第二接点，该第一表面黏贴元件的该第一接点及该第二接点分别连接于该第一基板的该上表面与该第二基板的该下表面。3.如权利要求1所述的堆迭式半导体结构，其特征在于，该第一表面黏贴元件设于该第一基板上，该堆迭式半导体结构更包括: 一第二表面黏贴元件，设于该第二基板上并与该第一表面黏贴元件对接。4.如权利要求3所述的堆迭式半导体结构，其特征在于，该第一表面黏贴元件及该第二表面黏贴元件各包括一第一接点及一第二接点，该第一表面黏贴元件的该第一接点及该第二接点分别与该第二表面黏贴元件的该第一接点及该第二接点对接。5.如权利要求1所述的堆迭式半导体结构，其特征在于，该封装体包括: 一第一封装体，包覆该第一基板的该上表面的该部分、该第一半导体芯片及该第一表面黏贴元件；以及 一第二封装体，包覆该第二基板的该下表面的该部分、该第二半导体芯片及该第二表面黏贴元件。6.如权利要求3所述的堆迭式半导体结构，其特征在于，该第一表面黏贴...
【专利技术属性】
技术研发人员：颜瀚琦，刘盈男，李维钧，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。