适形掩模封装结构及检测方法技术

一种适形掩模封装结构，包含有一基板、一设于该基板上的芯片模块、一遮盖该芯片模块及基板表面的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，且其中多个内接地导电结构是与该导电掩模层连接；该封装结构的特征在于该基板更具有至少一显露在外的独立导电结构，且该独立导电结构是与该导电掩模层连接。该封装结构制作完成后，量测该独立导电结构与该导电掩模层或另一独立导电结构或一接地点之间的电阻值，并判断该电阻值是否小于一标准值，即可相当容易地检测出该封装结构的电磁掩模效能。

【技术实现步骤摘要】

本专利技术是与封装工艺中利用适形掩模(conformal shielding)达到电磁干扰(electromagnetic interference ;简称EMI)屏蔽功能的技术有关，特别是关于一种适形掩模封装结构，以及用以检测其屏蔽效能的检测方法，并且前述封装结构与检测方法亦可适用于同时使用适形掩模(conformal shielding)与分段型掩模(compartmentshielding)的情况。
技术介绍
适形掩模是指在封装工艺中以金属溅镀、喷涂或其他镀膜方式在电子模块的外周面形成一导电掩模层，由于该模块在镀膜之前经过基板裁切作业，因而具有多个显露在外的内接地导电结构，该导电掩模层覆盖该模块后会与所述内接地导电结构电性连接，由此，该导电掩模层可防止该模块的电路受外部电磁波干扰。然而，适形掩模封装结构容易因基板裁切不良、导电掩模层不均匀或与内接地导电结构连接不良，进而导致屏蔽效能不佳的问题，因此，为了确保适形屏蔽的质量，封装结构完成后的屏蔽效能检测就必须以X光扫描，或者抽样进行切剖(cross section)的破坏性检测，如此一来，就需要利用昂贵的X光扫描仪器，甚至是破坏成品，增加了物料的浪费，因此仍有待改进。
技术实现思路
有鉴于上述缺点，本专利技术的主要目的在于提供一种，不需通过昂贵仪器，亦不需破坏成品，即可检测封装结构的屏蔽效能。为达成上述目的，本专利技术所提供的适形掩模封装结构包含有一基板、至少一设于该基板上的芯片模块、一遮盖该芯片模块的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，且其中多个内接地导电结构是与该导电掩模层连接；该封装结构的特征在于该基板更具有至少一显露在外的独立导电结构，且该独立导电结构是与该导电掩模层连接。较佳的，该基板的多个侧边分别设有一该独立导电结构。此外，当该芯片模块的数量为多个且有电磁屏蔽隔间需求时，至少一独立导电结构设于所述芯片模块之间，该基板设有与该独立导电结构导电的一第一导体，该封胶体设有一凹槽以容设一第二导体，且该第二导体是电性连接该第一导体与该导电掩模层。本专利技术所提供的适形掩模检测方法包含有下列步骤:a)提供一封装结构，该封装结构包含有一基板、一设于该基板上的芯片模块、一遮盖该芯片模块的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，以及一显露在外的独立导电结构，且该独立导电结构及其中多个内接地导电结构是与该导电掩模层连接；以及b)量测该独立导电结构与该导电掩模层 或另一独立导电结构或该基板上一接地点之间的电阻值，并判断该电阻值是否小于一标准值。其中，该接地点连接该内接地导电结构或该基板内一接地层，并且显露在外。该封装结构制作完成后可通过前述检测方法进行检测。若测得的电阻值大于标准值，则被量测的独立导电结构可能有裁切不良或与该导电掩模层连接不良的问题，或者，该导电掩模层有厚度分布不均的问题。若每一独立导电结构都经过电阻量测的步骤，并且各该电阻值都小于或等于标准值，则该封装结构即可被判定具有良好的电磁掩模效果。有关本专利技术所提供的的详细构造、特点、组装或使用方式，将于后续的实施方式详细说明中予以描述。然而，在本专利
中具有通常知识者应能了解，所述详细说明以及实施本专利技术所列举的特定实施例，仅是用于说明本专利技术，并非用以限制本专利技术的专利申请范围。附图说明以下将通过所列举的实施例配合随附的附图，详细说明本专利技术的
技术实现思路
及特征，其中:图1为本专利技术一第一实施例所提供的适形掩模封装结构的剖视示意图；图2为本专利技术一第一实施例所提供的适形掩模封装结构的基板的侧面的示意图；图3为本专利技术该第一实施例所提供的适形掩模封装结构的一基板内层的一接地层的不意图；图4为本专利技术该第一实施例所提供的适形掩模封装结构的基板的底面的示意图；以及图5为本专利技术一第二实施例所提供的适形掩模封装结构的剖视示意图。具体实施例方式请参阅各附图，本专利技术一第一实施例所提供的适形掩模封装结构10包含有一基板20、至少一个设于该基板20上的芯片模块30、一遮盖该芯片模块30的封胶体60,以及一掩模该封胶体60的导电掩模层70，其中该芯片模块30的数量在本实施例中为二个。该基板20是与现有多层印刷电路板类同，其内层具有至少一接地层22，且该基板20具有多个分别穿设于印刷电路板中接地通道(Ground Via)且电性连接于接地层22的内接地导电结构23、24，前述接地通道可采用通孔、盲孔、埋孔或其他类似结构及其组合，所述内接地导电结构23、24是泛指多层电路板常见的各种导电连接元件及其组合，并通过接地层22而相互电性连接。各该芯片模块30是与该基板20电性连接，且各该芯片模块30的接地脚(图中未示)是连接于该基板20的内接地导电结构23、24或接地层22至少其中之一。请参阅图2，该基板20与现有的基板的差异在于具有多个独立导电结构27、28，各该独立导电结构27、28与内接地导电结构23、24的差别在于是不与接地层22相互导电，且所述独立导电结构27、28是显露在该基板20的底面26。附带说明的是，所述独立导电结构27、28在本实施例中虽然是不连通该基板20的顶面与底面，但所述独立导电结构27、28亦可改采连通该基板20顶面的设计，或者通过走线(Trace)连接而成，将于后 述实施例详加说明。在本实施例中，为避免该二芯片模块30之间电磁波互相干扰，所述内接地导电结构23及独立导电结构27是设于该二芯片模块30之间，该基板20顶部设有能与所述内接地导电结构23及独立导电结构27导电的一第一导体81 (例如铜箔)，所述芯片模块30设置完成后是先受该封胶体60封住，然后，利用激光沿特定路径于该封胶体60切出一凹槽62，以显露出该第一导体81，并将导电材料(例如银胶)注入该凹槽62，以形成一第二导体82。然后，该封胶体60及该基板20被裁切成预定的形状，最后该导电掩模层70才以金属溅镀、喷涂或其他镀膜方式形成于该封胶体60及该第二导体82的外表面。经过前述裁切步骤，所述内接地导电结构24及独立导电结构28会被切开并位于该基板20周围，且会与随后覆盖上的导电掩模层70相互连接，非位于该基板20周围的内接地导电结构23及独立导电结构27虽未被切开,亦可通过第一、第二导体81、82与该导电掩模层70电性连接。只要所述内接地导电结构24及独立导电结构28裁切得当，而且，该导电掩模层70厚度分布均匀并与所述内接地导电结构24、独立导电结构28及第二导体82连接状况良好，该导电掩模层70即可防止该二芯片模块30彼此间的电磁波干扰，也可避免该二芯片模块30受该封装结构10外部的电磁波干扰。此外，当该封装结构10仅具有一芯片模块30，或者所述芯片模块30之间不存在电磁干扰的问题，则不需具有所述内接地导电结构23、独立导电结构27及第一、第二导体81、82等结构，同样可以达成本专利技术低成本且方便检测的目的。前述封装结构10制作完成后，只要量测其中一独立导电结构27、28与该导电掩模层70之间的电阻值，并判断该电阻值是否小于一标准值，例如I欧姆(Ohm)，则可判定受量测的独立导电结构27、28与该导电掩模层70的导电效果是否良好。如此一来，通过量测每一独立导电结构27本文档来自技高网...

【技术保护点】
一种适形掩模封装结构，包含有一基板、至少一设于该基板上的芯片模块、一遮盖该芯片模块及基板表面的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，且其中多个内接地导电结构与该导电掩模层连接；该封装结构的特征在于：该基板还具有至少一显露在外的独立导电结构，且该独立导电结构与该导电掩模层连接。

【技术特征摘要】
1.一种适形掩模封装结构，包含有一基板、至少一设于该基板上的芯片模块、一遮盖该芯片模块及基板表面的封胶体，以及一遮盖该封胶体的导电掩模层，该基板具有多个相互电性连接的内接地导电结构，且其中多个内接地导电结构与该导电掩模层连接；该封装结构的特征在于: 该基板还具有至少一显露在外的独立导电结构，且该独立导电结构与该导电掩模层连接。2.如权利要求1所述的适形掩模封装结构，其中该基板的各侧边分别具有至少一该独立导电结构。3.如权利要求1或2所述的适形掩模封装结构，其中该芯片模块的数量为多个且有电磁屏蔽隔间的需求时，至少一独立导电结构设于所述芯片模块之间，该基板设有与该独立导电结构导电的一第一导体，该封胶体设有一凹槽以容设一第二导体，且该第二导体电性连接该第一导体与该导电掩模层。4.如权利要求1所述的适形掩模封装结构，其中该独立导电结构区分成多段且通过至少一走线连接而成。5.如权利要求1所述的适形掩模封装结构，其中该基板还设有连接于该内接地导电结构或者该基板内一接地层，且显露在外的至少一接地点。6.一种适形掩模封装结构检测方法，包含...

【专利技术属性】
技术研发人员：丁兆明，刘谦晔，姜智浩，
申请(专利权)人：环旭电子股份有限公司，环鸿科技股份有限公司，
类型：发明
国别省市：