制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层；在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层；执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。通过在执行化学机械研磨工艺以形成金属栅极之后，采用有机碱性溶液对半导体器件表面进行清洗可以有效去除粘附在伪栅极表面的研磨残留物，进而避免这些研磨残留物成为后续工艺的缺陷源，并避免阻碍后续工艺去除伪栅极。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及一种。
技术介绍
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-1ast工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。在Gate-1ast工艺中，由于N型晶体管和P型晶体管需要由不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-1ast工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层；b）在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层；c）执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及d）使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。

【技术特征摘要】
1.一种制作半导体器件的方法，包括: a)提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层； b)在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层； c)执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及 d)使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。2.按权利要求1所述的方法，其特征在于，所述d)步骤中的所述清洗工艺包括: 使用去离子水对所述半导体器件的表面进行清洗；以及 向所述半导体器件的表面施加所述有机碱性溶液并对其进行抛光。3.按权利要求2所述的方法，其特征在于，所述抛光过程中对所述半导体器件施加的下压力为0.5-2磅/平方英寸。4.按权利要求2所述的方法，其特征在于，所述抛光过程中抛光平台的转速为30-80转/分钟。5...

【专利技术属性】
技术研发人员：蒋莉，黎铭琦，朱普磊，曹均助，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：