制作半导体器件的方法技术

本发明专利技术公开了一种制作半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层；在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层；执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。通过在执行化学机械研磨工艺以形成金属栅极之后，采用有机碱性溶液对半导体器件表面进行清洗可以有效去除粘附在伪栅极表面的研磨残留物，进而避免这些研磨残留物成为后续工艺的缺陷源，并避免阻碍后续工艺去除伪栅极。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，尤其涉及一种。
技术介绍
随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-1ast工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。在Gate-1ast工艺中，由于N型晶体管和P型晶体管需要由不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-1ast工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102，第一伪栅极101和第二伪栅极102的材料可以为多晶硅。在半导体衬底100上以及第一伪栅极101和第二伪栅极102的两侧还形成有应力层103。在应力层103上形成有层间介电层104。如图1B所示，去除第二伪栅极102，以形成第二填充开口 105。如图1C所示，在层间介电层104和第一伪栅极101上以及第二填充开口 105内形成P型金属材料层106。如图1D所示，采用化学机械研磨工艺去除第二填充开口 105以外的P型金属材料层106，以形成P型金属栅极107。然而，在化学机械研磨工艺中为了保证第二填充开口 105以外的P型金属材料层106被完全去除，通常会进行过研磨。在过研磨过程中第一伪栅极101和P型金属栅极107将同时暴露，这时很容易在第一伪栅极101表面形成浆状的研磨残留物。研磨残留物会粘附在第一伪栅极101表面很难被清洗干净。这些研磨残留物不但会成为后续工艺的缺陷源，甚至会阻碍后续去除第一伪栅极101，进而造成N型金属栅极填充失败。因此，目前急需一种，以解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本专利技术提出了一种，包括:a)提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层；b)在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层；c)执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及d)使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。优选地，所述d)步骤中的所述清洗工艺包括:使用去离子水对所述半导体器件的表面进行清洗；以及向所述半导体器件的表面施加所述有机碱性溶液并对其进行抛光。优选地，所述抛光过程中对所述半导体器件施加的下压力为0.5-2磅/平方英寸。优选地，所述抛光过程中抛光平台的转速为30-80转/分钟。优选地，所述d)步骤中的所述清洗工艺包括:向所述半导体器件的表面施加所述有机碱性溶液并使用清洗工具对其进行旋转清洗。优选地，所述旋转清洗的转速为30-200转/分钟。优选地，所述旋转清洗的时间为10-60秒。优选地，所述d)步骤中的所述清洗工艺包括:向所述半导体器件的表面施加所述有机碱性溶液；以及使用湿式蚀刻清洗系统对所述半导体器件的表面进行清洗。优选地，所述有机碱性溶液为三乙胺溶液、吡啶溶液、环己胺溶液、苯胺溶液、N，N- 二甲基苯胺溶液和哌啶溶液中的一种或多种。优选地，所述金属栅极为P型金属栅极和N型金属栅极中的一种，所述伪栅极用于形成所述P型金属栅极和所述N型金属栅极中的另一种。综上所示，通过在执行化学机械研磨工艺以形成金属栅极之后，采用有机碱性溶液对半导体器件表面进行清洗可以有效去除粘附在伪栅极表面的研磨残留物，进而避免这些研磨残留物成为后续工艺的缺陷源，并避免阻碍后续工艺去除伪栅极。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中， 图1A-1D为采用现有技术的Gate-1ast工艺形成半导体器件过程中各步骤的剖视图； 图2为根据本专利技术一个实施方式制作半导体器件工艺流程 图3A-3D为根据本专利技术一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。具体实施例方式接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。图2示出了根据本专利技术一个实施方式制作半导体器件工艺流程图，图3A-3D示出了根据本专利技术一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本专利技术的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图2和图3A-3D来详细说明本专利技术的制作方法。执行步骤201，提供半导体衬底，该半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，该半导体衬底上还形成有包围伪栅极和填充开口的层间介电层。如图3A所示，半导体衬底300可以为以下所提到的材料中的至少一种:娃、砷化镓、绝缘体上硅(SOI )、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底300中可以形成有掺杂区域(未示出)，例如N型阱区和P型阱区。此外，半导体衬底300中还可以包括隔离结构305，例如浅沟槽隔离(STI)等，隔离结构305可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料形成。半导体衬底300上形成有伪栅极301和填充开口 302。伪栅极301和填充开口 302可以分别用于形成P型金属栅极和N型金属栅极。具体地，伪栅极301可以用于形成P型金属栅极，填充开口 302可以用于形成N型金属栅极；或者填充开口 302可以用于形成P型金属栅极，伪栅极301可以用于形成N型金属栅极。伪栅极301的材料可以为本本文档来自技高网...

【技术保护点】
一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层；b）在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层；c）执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及d）使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。

【技术特征摘要】
1.一种制作半导体器件的方法，包括: a)提供半导体衬底，所述半导体衬底上形成有伪栅极和用于形成金属栅极的填充开口，所述半导体衬底上还形成有包围所述伪栅极和所述填充开口的层间介电层； b)在所述伪栅极和所述层间介电层上以及所述填充开口内形成金属层； c)执行化学机械研磨工艺去除所述填充开口以外的所述金属层，以形成所述金属栅极；以及 d)使用有机碱性溶液执行清洗工艺以去除所述伪栅极表面的研磨残留物。2.按权利要求1所述的方法，其特征在于，所述d)步骤中的所述清洗工艺包括: 使用去离子水对所述半导体器件的表面进行清洗；以及 向所述半导体器件的表面施加所述有机碱性溶液并对其进行抛光。3.按权利要求2所述的方法，其特征在于，所述抛光过程中对所述半导体器件施加的下压力为0.5-2磅/平方英寸。4.按权利要求2所述的方法，其特征在于，所述抛光过程中抛光平台的转速为30-80转/分钟。5...

【专利技术属性】
技术研发人员：蒋莉，黎铭琦，朱普磊，曹均助，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：