提高窄通道设备的性能并减少其变化制造技术

本发明专利技术为提高窄通道设备的性能并减少其变化。本发明专利技术的实施方式提供了形成诸如窄通道晶体管的晶体管的方法。该方法包括在衬底中创建晶体管区域；由在衬底中形成的一个或多个浅沟槽隔离（STI）区域将该晶体管区域与所述衬底的剩余部分隔开，以便包括通道区域、源极区域和漏极区域；STI区域具有比衬底的晶体管区域高的高度；而且通道区域具有位于其顶部的栅极堆叠；在晶体管区域之上的STI区域的侧壁处形成间隔物；在源极区域和漏极区域中创建凹口，所述间隔物保护在该间隔物下面沿STI区域的侧壁的衬底材料的至少一部分；及在所述凹口中外延生长晶体管的源极和漏极。

【技术实现步骤摘要】

本专利技术总体上涉及半导体设备的制造，尤其涉及具有嵌入式源极/漏极的晶体管的形成。
技术介绍
在半导体设备制造领域，诸如例如晶体管的有源半导体设备通常是通过一般称为前道工序(FEOL)技术的过程制造或加工的。例如，晶体管可以是场效应晶体管(FET)，更具体地，可以是互补型金属氧化物半导体(CMOS) FET。FET还可以是P型掺杂剂掺杂的PFET或者η型掺杂剂掺杂的NFET。近来，高k金属栅极(HKMG)半导体晶体管已经推出，因为它们比传统的聚-基(poly-based)CMOS-FET具有更优越的性能。此外，已经开发出了替换金属栅极(RMG)过程来进一步增强HKMG晶体管的性能。晶体管的性能可以通过在晶体管的通道区域中引入应力来大大提高，这是通常已知的。这主要是因为应力增加了载流子的迁移率，由此提高了晶体管的响应速度，其中，依赖于晶体管的类型，载流子或者是空穴或者是电子。存在许多不同的方法来向晶体管的通道施加应力。例如，压缩或拉升应力里衬(liner)可以应用到晶体管的顶部，该里衬可以把应力通过栅极和周围区域传 送到通道。可替换地，适当类型的应力源可以在晶体管的源极区域与漏极区域中形成或嵌入，该应力源朝着源极区域与漏极区域之间的通道施加应力。在形成具有嵌入式应力源的源极和漏极时，通常，首先在源极区域和漏极区域中制造凹口，然后是通过用于PFET的硅-锗(SiGe)和用于nFET晶体管的硅-碳(SiC)的外延生长。随着半导体设备体积的持续缩减，用于源极区域/漏极区域的体积变得非常小和/或窄，而且常常被浅沟槽隔离(STI)区域紧紧包围。
技术实现思路
本专利技术的实施方式提供了形成晶体管，尤其是形成小体积的窄宽度、窄通道的晶体管的方法，这导致源极和漏极紧靠周围的浅沟槽隔离(STI)区域形成。此外，晶体管的源极和漏极是外延形成的并且被嵌入在衬底中。在一种实施方式中，该方法包括在衬底中创建晶体管区域；由形成在所述衬底中的一个或多个浅沟槽隔离(STI)区域将所述晶体管区域与所述衬底的剩余部分分隔开，以包括通道区域、源极区域和漏极区域；所述STI区域具有比所述衬底的所述晶体管区域高的高度；并且所述通道区域具有位于其顶部的栅极堆叠(gate stack);在所述晶体管区域之上在所述STI区域的侧壁处形成间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述STI区域的侧壁在所述间隔物下面的至少一部分；及在所述凹口中外延生长所述晶体管的源极和漏极。在一种实施方式中，衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中创建所述晶体管区域还包括在所述SOI衬底的所述硅层的顶部淀积一个或多个层；创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及用氧化物填充所述一个或多个开口以创建所述一个或多个STI区域。此外，在一方面，填充所述一个或多个开口还包括把氧化物淀积到所述一个或多个开口中，直到所述开口中的所述氧化物具有高于所述一个或多个层的高度，其中所述淀积还使得氧化物淀积到所述一个或多个层的顶部；及在除去在所述一个或多个层的顶部的所述氧化物时应用化学机械抛光(CMP)处理，其中所述CMP处理在所述一个或多个层处停止，由此创建与所述一个或多个层共面的所述STI区域的顶表面。在一种实施方式中，创建所述晶体管区域还包括除去所述一个或多个层的位于所述晶体管区域的所述源极区域和漏极区域的顶部的部分，其中所述源极区域和漏极区域与所述STI区域相邻。在另一种实施方式中，创建所述晶体管区域还包括在所述一个或多个层的顶部淀积栅极材料层；在所述栅极材料层的顶部淀积硬掩膜层；把所述硬掩膜层构图(pattern)成栅极图案；及通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠形成在所述通道区域的顶部。在一方面,所述硬掩膜层是集成的硬掩膜层(hard mask layer),所述集成的硬掩膜层包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层和在所述氮化物层的顶部的第二氧化物层。在一种实施方式中，形成所述间隔物还包括除去所述集成的硬掩膜层的所述第二氧化物层；淀积保形介电层(conformal dielectric layer),所述保形介电层覆盖所述集成的硬掩膜层的所述氮化 物层、所述源极区域和漏极区域、及所述STI区域；及在把所述保形介电层转换成位于所述STI区域的侧壁处的间隔物时应用定向蚀刻处理。此外，在一方面，在所述SOI衬底的顶部的所述一个或多个层中的至少一层是高k介电层。在另一方面，外延生长所述晶体管的所述源极和漏极包括在所述SOI衬底的所述硅层的硅材料的顶部生长硅锗或者硅碳，其中所述STI区域在所述凹口的侧壁处没有被暴露。附图说明从以下对本专利技术的具体描述并结合附图，本专利技术将得到更完全的理解与认可，在附图中图1是根据本专利技术一种实施方式的形成一个或多个晶体管的方法的示范说明；图2是根据本专利技术一种实施方式的在图1所示的步骤之后形成一个或多个晶体管的方法的示范说明；图3是根据本专利技术一种实施方式的在图2所示的步骤之后形成一个或多个晶体管的方法的示范说明；图4是根据本专利技术一种实施方式的在图3所示的步骤之后形成一个或多个晶体管的方法的示范说明；图5是根据本专利技术一种实施方式的在图4所示的步骤之后形成一个或多个晶体管的方法的示范说明；图6是根据本专利技术一种实施方式的在图5所示的步骤之后形成一个或多个晶体管的方法的示范说明；图7是根据本专利技术一种实施方式的在图6所示的步骤之后形成一个或多个晶体管的方法的示范说明；图8是根据本专利技术一种实施方式的在图7所示的步骤之后形成一个或多个晶体管的方法的示范说明；及图9是根据本专利技术一种实施方式的在图8所示的步骤之后形成一个或多个晶体管的方法的示范说明。本领域技术人员将认识到，为了说明的简化和清晰，图中所示的元件不一定是按比例绘制的。例如，为了清晰，有些元件的尺寸可以相对于其它元件被夸大。具体实施例方式为了提供对本专利技术实施方式的透彻理解，在以下的具体描述中，阐述了许多具体的细节。但是，本领域普通技术人员将理解，本专利技术的实施方式没有这些具体细节也可以实践。在其它情况下，众所周知的方法与过程没有具体描述，以便不模糊本专利技术的实施方式。在以下描述中，各种图、图表、流程图、模型和描述是作为用于有效传递在本说明书中所提议的本专利技术的实质并说明本专利技术的不同实施方式的不同方式而给出的。本领域技术人员将理解，它们的提供仅仅是作为示例性的样本，而不应当被认为是对本专利技术的限制。图1-9是根据本专利技术各种实施方式的形成半导体设备的方法的示范说明。在以下的具体描述中，该方法的步骤可以通过半导体设备在制造过程中的一系列横截面视图而被说明性地示出。为了不模糊对本专利技术的本质的描述，有些众所周知的步骤和/或处理可能被忽略了。本专利技术的实施方式包括在半导体衬底上形成一个或多个晶体管或晶体管器件。特别地，包括形成其体积小的窄通道晶体管，这导致源极和漏极紧邻周围的浅沟槽隔离(Shallow Trench Isolation, STI)区域形成。源极和漏极是通过外延生长过程形成的并且被嵌入到衬底中。在一种本文档来自技高网...

【技术保护点】
一种形成晶体管的方法，包括：在衬底中创建晶体管区域；由形成在所述衬底中的一个或多个浅沟槽隔离（STI）区域将所述晶体管区域与所述衬底的剩余部分分隔开，以包括通道区域、源极区域和漏极区域；所述STI区域具有比所述衬底的所述晶体管区域高的高度；并且所述通道区域具有位于其顶部的栅极堆叠；在所述晶体管区域之上在所述STI区域的侧壁处形成间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述STI区域的侧壁在所述间隔物下面的至少一部分；及在所述凹口中外延生长所述晶体管的源极和漏极。

【技术特征摘要】
2011.10.13 US 13/272,3401.一种形成晶体管的方法，包括在衬底中创建晶体管区域；由形成在所述衬底中的一个或多个浅沟槽隔离(STI)区域将所述晶体管区域与所述衬底的剩余部分分隔开，以包括通道区域、源极区域和漏极区域；所述STI区域具有比所述衬底的所述晶体管区域高的高度；并且所述通道区域具有位于其顶部的栅极堆叠；在所述晶体管区域之上在所述STI区域的侧壁处形成间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述STI区域的侧壁在所述间隔物下面的至少一部分 '及在所述凹口中外延生长所述晶体管的源极和漏极。2.如权利要求1所述的方法，其中所述衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中创建所述晶体管区域还包括在所述SOI衬底的所述硅层的顶部淀积一个或多个层；创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及用氧化物填充所述一个或多个开口以创建所述一个或多个STI区域。3.如权利要求2所述的方法，其中填充所述一个或多个开口还包括把氧化物淀积到所述一个或多个开口中，直到所述开口中的所述氧化物具有高于所述一个或多个层的高度，其中所述淀积还使得氧化物淀积到所述一个或多个层的顶部；及在除去在所述一个或多个层的顶部的所述氧化物时应用化学机械抛光(CMP)处理，其中所述CMP处理在所述一个或多个层处停止，由此创建与所述一个或多个层共面的所述STI区域的顶表面。4.如权利要求3所述的方法，其中创建所述晶体管区域还包括除去所述一个或多个层的位于所述晶体管区域的所述源极区域和漏极区域的顶部的部分，所述源极区域和漏极区域与所述STI区域相邻。5.如权利要求4所述的方法，其中创建所述晶体管区域还包括在所述一个或多个层的顶部淀积栅极材料层；在所述栅极材料层的顶部淀积硬掩膜层；把所述硬掩膜层构图成栅极图案；及通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠形成在所述通道区域的顶部。6.如权利要求5所述的方法，其中所述硬掩膜层是集成的硬掩膜层，所述集成的硬掩膜层包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层和在所述氮化物层的顶部的第二氧化物层。7.如权利要求6所述的方法，其中形成所述间隔物还包括除去所述集成的硬掩膜层的所述第二氧化物层；淀积保形介电层，所述保形介电层覆盖所述集成的硬掩膜层的所述氮化物层、所述源极区域和漏极区域、及所述STI区域；及在把所述保形介电层转换成位于所述STI区域的侧壁处的间隔物时应用定向蚀刻处理。8.如权利要求2所述的方法，其中在所述SOI衬底的顶部的所述一个或多个层中的至少一层是高k介电层。9.如权利要求1所述的方法，其中外延生长所述晶体管的所述源极和漏极包括 在所述SOI衬底的所述硅层的硅材料的顶部生长硅锗(SiGe)或者硅碳(SiC)，其中所述STI区域在所述凹口的侧壁处没有被暴露。10.一种形成晶体管的方法，包括 在衬底的晶体管区域的顶部形成栅极堆叠，所述衬底的所述晶体管区域包括通道区域、源极区域和漏极区域，所述通道区域在所述栅极堆叠下面，所述源极区域在所述通道区域与第一浅沟槽隔离(STI)区域之间，而所述漏极区域在所述通道区域与第二 STI区域之间，并且所述第一 STI区域和第二 STI区域具有高于所述衬底的所述区域的高度； 在所述衬底之上在所述第一 STI区域和第二 STI区域的侧壁处形成间隔物； 在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的沿所述第一 STI区域和第二 STI区域的侧壁在所述间隔物下面的至少一部分； 在所述凹口中外延生长所述晶体管的源极和漏极。11.如权利要求10所述的方法，其中所述外延生长源极和漏极包括 在所述衬底的材料的所述凹口的侧壁上生长所述源极和所述漏极，其中所述第一 STI区域和第二 STI区域被所述凹口内的所述衬底的所述材料覆盖。12.如权利要求11所述的方法...

【专利技术属性】
技术研发人员：D·维希拉加马奇，V·昂塔鲁斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：