半导体器件及其制造方法技术

公开了用于制造半导体器件的方法。应变材料形成在衬底的腔中并且与衬底中的隔离结构相邻。应变材料具有位于衬底表面上方的角部。所公开的方法提供了用于利用衬底腔中的增加部分形成与隔离结构相邻的应变材料的改进方法，以增强载流子迁移率并提升器件性能。通过提供处理以重新分布腔中角部的至少一部分来实现改进的形成方法。本发明专利技术还提供了半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及集成电路制造，更具体地，涉及具有应变结构的半导体器件。
技术介绍
当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点尺寸缩小时，高k栅极介电层和金属栅电极层被结合到MOSFET的栅叠层中以利用减小的部件尺寸提高器件性能。此外，利用选择性生长硅锗(SiGe)的MOSFET的源极和漏极(S/D)凹进腔中的应变结构可用于增强载流子迁移率。然而，在互补金属氧化物半导体(CMOS)制造中存在实施这种部件和工艺的挑战。随着栅极长度和器件之间的间隔的减小，这些问题更加恶化。例如，对于半导体器件来说难以实现增强的载流子迁移率，因为应变材料不能将给定量的应变传送到半导体器件的沟道区域中，从而增加了器件不稳定和/或器件故障的可能性。
技术实现思路
为了解决现在技术中所存在的缺陷，根据本专利技术的一方面，提供了一种用于制造半导体器件的方法，包括在衬底中形成隔离部件；在所述衬底的上方形成栅叠层；在所述衬底中形成凹进腔，其中，所述凹进腔水平地定位在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及提供本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在衬底中形成隔离部件；在所述衬底的上方形成栅叠层；在所述衬底中形成凹进腔，其中，所述凹进腔水平地定位在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及提供处理以重新分布所述凹进腔中的所述角部的至少一部分。

【技术特征摘要】
2011.10.04 US 13/252,3461.一种用于制造半导体器件的方法，包括 在衬底中形成隔离部件； 在所述衬底的上方形成栅叠层； 在所述衬底中形成凹进腔，其中，所述凹进腔水平地定位在所述栅叠层和所述隔离部件之间； 在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及 提供处理以重新分布所述凹进腔中的所述角部的至少一部分。2.根据权利要求1所述的方法，还包括 在处理步骤之前，在所述外延材料的上方形成保护层。3.根据权利要求2所述的方法，其中，所述保护层是通过外延生长工艺形成的Si。4.根据权利要求2所述的方法，其中，在低于处理温度的温度下形成所述保护层。5.根据权利要求2所述的方法，其中，所述保护层具有不大于大约5nm的厚度。6.根据权利要求1所述的方法，其中，所述外延材料为SiGe。7.根据...

【专利技术属性】
技术研发人员：舒丽丽，蔡邦彦，李资良，李启弘，李彦儒，游明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：