CMOS晶体管的制作方法技术

本发明专利技术揭示了一种CMOS晶体管的制作方法，通过向NMOS区域的多晶硅层进行预非晶化注入，该预非晶化注入的离子在后续高温退火工艺中使多晶硅层由多晶硅转化为非晶硅，并且在转化过程中产生应力，该应力作用于所述NMOS区域的半导体衬底，从而提高了NMOS晶体管的应力记忆效果，进一步提高了NMOS晶体管的电子迁移率和驱动电流，达到提高CMOS器件晶体管的整体性能的目的。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种CMOS晶体管的制作方法。
技术介绍
随着半导体工艺生产过程中晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。为提高半导体器件的性能，业界提出了多种工艺和方法，其中包括栅极最后工艺以及应力记忆技术。随着晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料达到了物理电气特性的极限。现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料，至今晶体管中的二氧化硅层已经缩小到只有最初的十分之一，甚至达到仅有5个氧原子的厚 度。栅介质层作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形本文档来自技高网...

【技术保护点】
一种CMOS晶体管的制作方法，包括：提供一半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；在所述半导体衬底上依次形成介质层和多晶硅层；向所述NMOS区域上的多晶硅层进行预非晶化注入；在所述多晶硅层上形成氮化硅层；刻蚀部分所述氮化硅层、多晶硅层和介质层，以在所述NMOS区域上形成NMOS栅极叠层，在所述PMOS区域上形成PMOS栅极叠层；在所述NMOS栅极叠层侧壁上形成NMOS栅极侧墙，在所述PMOS栅极叠层侧壁形成PMOS栅极侧墙；进行高温退火工艺。

【技术特征摘要】

【专利技术属性】
技术研发人员：鲍宇，平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：