阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板制作方法，包括步骤：在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形；形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形，使第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管，且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管，以疏导数据线的静电；形成包括过孔、像素电极的图形；形成外围电路，且将第二栅极连接至外围电路的低电平信号端。还公开了一种阵列基板及显示装置。本发明专利技术通过在阵列基板在相邻两条数据线间增加至少一个薄膜晶体管，使静电逐级消耗下去，避免了阵列基板在制作过程中发生静电击穿，从而提高良率。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示装置。
技术介绍
TFT-IXD面板制作过程中，尤其在源漏(SD)金属制程后，因为已有两层金属的堆积，积累了大量了静电，等待释放，SD金属制成后，会引发大量的静电击穿，尤其是在数据线(Data)线的两端与栅(Gate)金属线交叠的地方。而这个时候由于工艺过程还没结束，并没有过孔层和像素电极ITO层，面板上设计的防静电单元ESD并没有工作，所以不能起到保护作用。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何保护在面板制作过程中不会发生静电击穿现象。(二)技术方案为解决上述技术问题，本专利技术提供了一种阵列基板制作方法，包括步骤在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形；形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形，第一栅极、栅绝缘层、第一有源层、第一源极及第一漏极形成驱动薄膜晶体管；第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管，且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管，以疏导数据线的静电；形成包括钝化层、过孔及像素电极的图形；形成外围电路，且将所述第二栅极连接至外围电路的低电平信号端。其中，在基板上形成栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形的步骤具体包括形成栅金属薄膜，通过构图工艺形成栅线、第一栅极和第二栅极的图形，使待形成的数据线的每相邻两数据线间对应的区域都形成有第二栅极的图形；形成栅绝缘层；形成半导体薄膜，通过构图工艺形成第一有源层及第二有源层的图形，使所述第一有源层和第二有源层分别位于所述第一栅极和第二栅极对应的区域。其中，形成数据线、第一源极、第一漏极、第二源极及第二漏极的图形的步骤具体包括形成源漏金属薄膜，通过构图工艺形成数据线、在第一有源层对应的区域形成第一源极和第一漏极的图形，在第二有源层对应的区域形成第二源极和第二漏极的图形；且使第二源极和第二漏极分别连接相邻两条数据线，第二栅极悬空。其中，形成第二栅极的图形具体包括形成在待形成的数据线的每相邻两数据线间N个第二栅极的图形；形成第二有源层的图形具体包括形成在N个第二栅极的图形对应的区域形成N个第二有源层的图形；形成第二源极和第二漏极的图形具体包括形成在N个第二有源层的图形对应的区域形成N个第二源极和N个第二漏极的图形，从而形成并联在每相邻两数据线间N个静电疏导薄膜晶体管，I0其中，在形成第二栅极时具体还包括形成与第二栅极一体形成的延伸部，所述延伸部用于连接至外围电路的低电平信号端。其中，所述疏导薄膜晶体管形成在基板边缘的非像素区。本专利技术还提供了一种阵列基板，所述阵列基板上每相邻两条数据线之间连接有至少一个静电疏导薄膜晶体管，所述静电疏导薄膜晶体管的源漏分别连接所述相邻两条数据线，栅极连接所述阵列基板的低电压信号端，级联在相邻两条数据线之间的多个静电疏导薄膜晶体管组成静电疏导通路。 其中，每相邻两条数据线之间并联连接多个薄膜晶体管。其中，所述静电疏导通路位于所述阵列基板边缘的非像素区。本专利技术还公开了一种显示装置，包括上述任一项所述的阵列基板。(三)有益效果本专利技术通过在阵列基板在相邻两条数据线间增加至少一个用于静电疏导的薄膜晶体管，提供静电释放的通道，使静电逐级消耗下去，避免了阵列基板在制作过程中发生静电击穿，从而提闻良率。附图说明图I是本专利技术实施例的一种阵列基板制作方法流程图；图2是本专利技术实施例的一种阵列基板的边缘非像素区的结构示意图。具体实施例方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。如图I所示，本实施例的阵列基板制作方法包括步骤S100，在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形。该步骤具体包括形成(包括沉积、涂敷和溅射等多种方式)栅金属薄膜，通过构图工艺(构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)形成栅线、第一栅极和第二栅极的图形，使待形成的数据线的每相邻两数据线间对应的区域都形成有第二栅极的图形。形成栅线、第一栅极和第二栅极的图形后在基板表面形成栅绝缘层。在栅绝缘层上形成半导体薄膜，通过构图工艺形成第一有源层及第二有源层的图形，使第一有源层和第二有源层分别位于所述第一栅极和第二栅极对应的区域，及位于绝缘层上栅线区域对应的上方。步骤S200，形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形。该步骤具体包括在步骤SlOO后的基板上形成源漏金属薄膜，通过构图工艺形成数据线；在第一有源层对应的区域的上方形成第一源极和第一漏极的图形，在第二有源层对应的区域的上方形成第二源极和第二漏极的图形；且使第二源极和第二漏极分别连接相邻两条数据线，第二栅极悬空。第一栅极、栅绝缘层、第一有源层、第一源极及第一漏极形成驱动薄膜晶体管；第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管，且使每相邻两条数据线间形成至少一个静电疏导薄膜晶体管，以疏导数据线的静电。步骤S300，形成包括钝化层、过孔及像素电极的图形。该步骤的工艺流程和现有技术类似此处不再赘述。步骤S400，形成外围电路，且将第二栅极连接至外围电路的低电平信号端。由于阵列基板制作完成后，外围电路的防静电单元ESD开始工作，而不再需要静电疏导薄膜晶体管，因此将第二栅极连接到外围电路的低电平信号端，使其永远处于关断状态。由于在步骤SlOO中制作栅极、第一栅线和第二栅线时，栅金属积累了制造过程中产生静电，相当于栅线上有一定的微电压，使静电疏导薄膜晶体管属于微开启状态，当某一根数据线突发大电压静电的时候，会通过静电疏导薄膜晶体管传到下一数据线，如此传递，由于RC delay原理，将电压消耗，不至于全部电压集中在一根数据线上发生击穿，从而提高了阵列基板生产良率。进一步地，形成第二栅极的图形具体包括形成在待形成的数据线的每相邻两数据线间N个第二栅极的图形；形成第二有源层的图形具体包括形成在N个第二栅极的图形对应的区域形成N个第二有源层的图形；形成第二源极和第二漏极的图形具体包括形成在N个第二有源层的图形对应的区域形成N个第二源极和N个第二漏极的图形，从而形成并联在每相邻两数据线间N个静电疏导薄膜晶体管，NS I。理论上N越大越好，实际可根据阵列基板大小合理确定N的数量。由于两数据线间并联了多个静电疏导薄膜晶体管，在某一根数据线突发大电压静电的时候，会通过多个静电疏导薄膜晶体管传到下一数据线，将电压更快地消耗掉。进一步地，在形成第二栅极时具体还包括形成与第二栅极一体形成的延伸部，该延伸部用于连接至外围电路的低电平信号端，以方便在阵列基板制作完成时将第二栅极，即静电疏导薄膜晶体管的栅极连接到外围电路的低电平信号端，彻底关断。更进一步地，疏导薄膜晶体管形成在基板边缘的非像素区，不但方便其栅极与外围电路的低电平信号端的连接，且不影响像素区域在显示画面时的显示质量。如图2所示，为按上述方法制作的阵列基板。与现有的阵列基板的区别在于阵列基板上每相邻两条数据线I之间连接的至少一个静电疏导薄膜晶体管2，图2中并联连接了多个静电疏导薄膜晶体管2，这些本文档来自技高网...

【技术保护点】
一种阵列基板制作方法，其特征在于，包括步骤：在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形；形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形，第一栅极、栅绝缘层、第一有源层、第一源极及第一漏极形成驱动薄膜晶体管；第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管，且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管，以疏导数据线的静电；形成包括钝化层、过孔及像素电极的图形；形成外围电路，且将所述第二栅极连接至外围电路的低电平信号端。

【技术特征摘要】

【专利技术属性】
技术研发人员：马禹，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：