一种阵列基板及其制作方法技术

本发明专利技术提供一种阵列基板制作方法及阵列基板，阵列基板制作方法包括：在所述基板上形成栅金属薄膜、绝缘薄膜以及半导体薄膜，通过第一次构图工艺形成包括栅线、栅极绝缘层和半导体层的图形；依次形成透明导电薄膜和金属薄膜，通过第二次构图工艺形成包括数据线、源极、漏极、公共电极和公共电极引线的图形；形成绝缘层，通过第三次构图工艺形成包括在所述漏极位置的绝缘层过孔图形；形成像素电极层，通过第四次构图工艺形成包括狭缝结构的像素电极图形。该阵列基板制作方法减少了阵列基板的制作步骤，从而降低了阵列基板的制作成本。

【技术实现步骤摘要】

本专利技术属于显示
，具 体涉及。
技术介绍
在平板显示装置中，薄膜晶体管液晶显示器(Thin FilmTransistor LiquidCrystal Display,简称TFT-IXD)具有体积小、功耗低、制造成本相对较低和无福射等特点，在当前的平板显示器市场占据了主导地位。目前，TFT-LCD的显示模式主要有TN(Twisted Nematic,扭曲向列)模式、VA (Vertical Alignment,垂直取向)模式、IPS (In-Plane-Switching,平面方向转换)模式和AD-SDS (ADvancedSuper Dimension Switch,高级超维场转换技术,简称ADS)模式等。其中，ADS模式的液晶显示器主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-IXD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。但ADS型显示装置大多采用6次构图工艺制作，工艺步骤较多，显示装置的制作成本较高。
技术实现思路
本专利技术要解决的技术问题就是针对现有技术中存在的上述缺陷，提供。本专利技术提供一种阵列基板制作方法，包括步骤SI，在所述基板上形成栅金属薄膜、绝缘薄膜以及半导体薄膜，通过第一次构图工艺形成包括栅线、栅极、栅极绝缘层和半导体层的图形；步骤S2，在完成步骤SI的基板上依次形成透明导电薄膜和金属薄膜，通过第二次构图工艺形成包括数据线、源极、漏极和公共电极的图形；步骤S3，在完成步骤S2的基板上形成绝缘层，通过第三次构图形成包括工艺在所述漏极位置的绝缘层过孔图形； 步骤S4，在完成步骤S3的基板上形成像素电极层，通过第四次构图工艺形成包括狭缝结构的像素电极图形。优选地，所述步骤2通过第二次构图工艺还形成包括公共电极引线的图形；所述公共电极引线用于电性连接由栅线与数据线所限定的相邻的两个像素区域的公共电极。优选地，在所述第一次构图工艺中，采用半色调或灰色调掩膜板通过半曝光工艺形成包括栅线、栅极、栅极绝缘层和半导体层的图形。优选地，所述半导体层的图形位于所述栅线的上方。优选地，在所述第二次构图工艺中，保留所述公共电极引线的图形上方的金属薄膜图形，所述公共电极引线的图形与金属薄膜图形具有相同形状。优选地，所述栅金属薄膜采用钥、铝、铝镍合金、钥钨合金、铬、铜或其组合制作，所述栅金属薄膜的厚度为IOOOA 700()A;和/或，所述栅极绝缘薄膜采用氮化硅、氧化硅或氮氧化硅材料制作，所述栅极绝缘薄膜的厚度为I O(K)A 6()()() A;和/或，所述半导体薄膜的厚度为〖000A 6000A;和/或，所述透明导电薄膜为ITO薄膜或IZO薄膜；所述透明导电薄膜的厚度为iooA ioooA;和/或，所述金属薄膜的材料为钥、铝、铝镍合金、钥钨合金、铬或铜，所述金属薄膜的厚度为i()()()A 7()()()A;和/或，所述绝缘层采用氮化硅或二氧化硅制作；和/或，所述像素电极层采用ITO薄膜或IZO薄膜，所述像素电极层的厚度为1()()A ]()()()A。本专利技术还提供一种阵列基板，包括基板、栅线、数据线和薄膜晶体管，在所述栅线和所述数据线限定的像素区域内设有包括公共电极、像素电极和薄膜晶体管，所述像素电极与所述公共电极相对，并在所述像素电极和所述公共电极之间设有绝缘层，所述薄膜晶体管包括栅极、栅极绝缘层、半导体层、源极和漏极，所述源极和漏极下方包括具有与所述源极、漏极相同形状的透明导电薄膜图形。优选地，进一步包括公共电极引线，所述公共电极引线用于电性连接栅线与数据线所限定区域内的相邻的两个像素区域的公共电极。优选地，所述半导体层位于所述栅线上方。优选地，所述公共电极引线上方具有与所述公共电极引线相同形状的金属薄膜图形。本专利技术具有以下有益效果本专利技术提供的阵列基板制作方法仅通过四次构图工艺即可形成阵列基板，减少了阵列基板的制作步骤，从而降低了阵列基板的制作成本。本专利技术提供的阵列基板由于仅通过四次构图工艺形成，降低了阵列基板的成本。附图说明图Ia为本专利技术实施例阵列基板的平面图；图Ib为图Ia中圆圈位置处的局部放大图；图Ic沿图Ib中Al-Al向的剖视图；图2为本实施例阵列基板制作方法的流程图；图3a为本专利技术实施例第一次构图工艺后的平面图；图3b为沿图3a中A2-A2向的剖视图；图4a为本专利技术实施例第二次构图工艺后的平面图；图4b为沿图4a中A3-A3向的剖视图；图5a为本专利技术实施例第三次构图工艺后的平面图；图5b为沿图5a中A4-A4向的剖视图。具体实施例方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术提供的阵列基板及其制作方法进行详细描述。由本实施例阵列基板制作方法获得的阵列基板主要用于ADS型显示装置。参见图Ia和图lb，图Ia为本专利技术实施例阵列基板的平面图。图Ib为沿图Ia中Al-Al向的剖视图。阵列基板具体可以包括TFT(薄膜晶体管)、栅线3和数据线7c，栅线3和数据线7c所限定的像素区域内形成包括有像素电极9、公共电极2a。每两个公共电极2a之间还可以设有公共电极引线2b，公共电极引线2b用于向公共电极2a提供电能，并将由栅线3与数据线7c所限定的相邻的两个像素区域的公共电极2a电性连接。公共电极引线2b通过连接部2c将与公共电极2a电性连接。 薄膜晶体管具体可以包括栅极、栅极绝缘层4、半导体层6、源极7a和漏极7b。栅极形成在玻璃基板I上，并与栅线3电性连接。在本实施例中，由于栅极和栅线3是在同一次构图工艺形成，而且两者电性连接。栅极绝缘层4形成在栅极、栅线3上并覆盖整个基板I。半导体层6形成在栅极绝缘层4上并位于栅极的上方。本实施例可以直接用栅线3作为栅极使用，即后续的半导体层位于所述栅线3上方。源极7a形成在栅极绝缘层4上，源极7a的一端位于栅极的上方，源极7a的另一端与数据线7c电性连接。漏极7b形成在栅极绝缘层4上，一端位于栅极的上方，另一端与像素电极9电性连接。源极7a和漏极7b下方包括具有与源极7a、漏极7b相同形状的透明导电薄膜图形，即将形成公共电极2a时所使用的透明导电薄膜保留，从而在源极7a、漏极7b的下方形成有透明导电薄膜图形。源极7a和漏极7b之间形成有晶体管沟道区域。绝缘层8形成在源极7a、漏极7b和晶体管沟道区域上并覆盖整个玻璃基板1，在漏极7b位置设有使像素电极9与漏极7b连接的绝缘层过孔8a。当在栅极上施加电压时，源极7a和漏极7b导通。在像素电极9具有狭缝结构10，使得像素电极9和公共电极2a之间形成多维电场。在本实施例中，源极7a、漏极7b、公共电极2a、公共电极引线2b和数据线7c是同一次构图工艺形成。并在构图工艺过程中，可以将与公共电极引线2b位置相对的金属薄膜保留。从而可以获得以下结构特征，即，在源极7a和漏极7b所在层中，与公共电极引线2b位置相对的区域设有金属薄膜，换言之，在公共电极引线2b的上方具有与公共电极引线2b相同形状的金属薄膜图形，这可以提高公共电极引本文档来自技高网...

【技术保护点】
一种阵列基板制作方法，其特征在于，包括：步骤S1，在所述基板上形成栅金属薄膜、绝缘薄膜以及半导体薄膜，通过第一次构图工艺形成包括栅线、栅极、栅极绝缘层和半导体层的图形；步骤S2，在完成步骤S1的基板上依次形成透明导电薄膜和金属薄膜，通过第二次构图工艺形成包括数据线、源极、漏极和公共电极的图形；步骤S3，在完成步骤S2的基板上形成绝缘层，通过第三次构图工艺形成包括在所述漏极位置的绝缘层过孔图形；步骤S4，在完成步骤S3的基板上形成像素电极层，通过第四次构图工艺形成包括狭缝结构的像素电极图形。

【技术特征摘要】

【专利技术属性】
技术研发人员：张弥，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：