本发明专利技术公开一种薄膜晶体管基板及应用其的显示装置与其制造方法。该薄膜晶体管基板的制造方法包括：在一基板上沉积一源极层；在源极层上直接沉积一有源层，有源层包括金属氧化物半导体材料或有机半导体材料；在有源层上直接沉积一漏极层，其中有源层接触源极层与漏极层；从源极层、有源层与漏极层分别定义出一源极、一有源区与一漏极；在漏极上依序沉积一栅极绝缘层及一栅极层，以覆盖源极、有源区与漏极；以及从栅极层定义出一栅极。由于有源区使用金属氧化物半导体材料或有机半导体材料，其载子迁移率极高，因而可大幅提升充电效能，且其制程简单、可室温成膜并适用于软性基板、并且可应用在大型基板量产。
【技术实现步骤摘要】
本专利技术关于ー种半导体组件基板及其制造方法，特别关于ー种薄膜晶体管基板及其制造方法。
技术介绍
平面显示装置(Flat Panel Display，FPD)技术已大幅发展，并因平面显示装置具有体型轻薄、低功率消耗及无辐射等优越特性，已经渐渐地取代传统阴极射线管(CathodeRay Tube, CRT)显示装置，并且应用于各式电子产品。有源矩阵式的平面显示装置主要利用薄膜晶体管(thin film transistor, TFT)作为电子开关以对各像素充电。因此，薄膜晶体管在显示装置内的角色相当重要，其效能也是影像显示的关键因素。在固定材料制程条件下，薄膜晶体管充电效果与沟道宽长比(channel width/channel length)成正比关系,沟道宽度越大或沟道长度越小,其单位时间充电效果越佳。然而，沟道宽度设计越大，薄膜晶体管所占面积越大，则像素开ロ率下降。而沟道长度大小设计则与实际制程能力以及良率考虑有关，有其设计限制。如图I的ー种公知的薄膜晶体管基板所示，其具有一基板11、一源极12、一有源区13、ー漏极14、ー栅极绝缘层15以及ー栅极16。其沟道长度一般而言设计约为5微米，故其充电效果不佳。另外，公知的薄膜晶体管的有源区所用的材料是非晶硅(a-Si)，其载子迁移率约为O. 5cm2/V*s左右，无法满足高频驱动或高充电能力的产品需求。因此，如何提供ー种薄膜晶体管基板及其制造方法，能够突破制程及材料限制，而使薄膜晶体管达到杰出的充电效果与载子迁移率，实为当前重要课题之一。
技术实现思路
本专利技术的目的是提供ー种薄膜晶体管基板及其制造方法，能够突破制程及材料限制，而使薄膜晶体管达到杰出的充电效果与载子迁移率。本专利技术可采用以下技术方案来实现。本专利技术ー实施例的ー种薄膜晶体管基板的制造方法包括在一基板上沉积一源极层；在源极层上直接沉积一有源层，有源层包括金属氧化物半导体材料或有机半导体材料；在有源层上直接沉积ー漏极层，其中有源层接触源极层与漏极层；从源极层、有源层与漏极层分别定义出一源极、一有源区与ー漏极；在漏极上依序沉积ー栅极绝缘层及ー栅极层，以覆盖源极、有源区与漏极；以及从栅极层定义出一栅极。在本实施例中，从所述源极层、所述有源层与所述漏极层分别定义出所述源极、所述有源区与所述漏极的步骤包括同时图案化所述有源层与所述漏极层以定义出所述有源区与所述漏扱；以及同时图案化所述有源层与所述漏极层之后，图案化所述源极层以定义出所述源扱。在本实施例中，从所述源极层、所述有源层与所述漏极层分别定义出所述源极、所4CN 102915963 A书明说2/9页述有源区与所述漏极的步骤包含直接沉积所述有源层之前，图案化所述源极层以定义出所述源扱；以及同时图案化所述有源层与所述漏极层以定义出所述有源区与所述漏扱。在本实施例中，同时图案化所述有源层与所述漏极层的步骤包括同时蚀刻所述有源层与所述漏极层。在本实施例中，从所述源极层、所述有源层与所述漏极层分别定义出所述源极、所·述有源区与所述漏极的步骤包括利用一半色调图案图案化所述有源层、所述漏极层及所述源极层；薄化所述半色调图案的高度，以暴露出部分所述漏极层；以及蚀刻所述有源层与所述漏极层以定义出所述有源区与所述漏扱。在本实施例中，所述的制造方法还包括在所述栅极、所述栅极绝缘层、所述源极与所述漏极上沉积ー钝化层；图案化所述钝化层与所述栅极绝缘层，以形成一第一开ロ暴露出所述漏扱；在所述漏极与所述钝化层上沉积一透明导电层，其中所述透明导电层透过所述第一开ロ与所述漏极接触；以及图案化所述透明导电层。在本实施例中，所述的制造方法还包括从所述栅极层定义出ー储存电极，其中图案化所述透明导电层的步骤定义出ー像素电极，所述储存电极与所述像素电极形成ー储存电容。在本实施例中，所述的制造方法还包括从所述源极层定义出ー第一导线，其中所述钝化层与所述栅极绝缘层形成在所述第一导线上；从所述栅极层定义出一第二导线；以及图案化所述钝化层与所述栅极绝缘层，以形成一第二开ロ暴露出所述第一导线及一第三开ロ暴露出所述第二导线，其中图案化所述透明导电层的步骤定义出ー接线，所述接线透过所述第二开ロ与所述第一导线接触，并透过所述第三开ロ与所述第二导线接触。在本实施例中，所述有源层包括金属氧化物半导体材料。在本实施例中，所述有源层包括铟镓锌氧化物。本专利技术一实施例的ー种薄膜晶体管基板包括一基板、一源极、一有源区、一漏极、一栅极绝缘层以及一栅极。源极设置在基板上。有源区直接设置在源极上，有源区包括金属氧化物半导体材料或有机半导体材料。漏极直接设置在有源区上，且有源区接触源极与漏扱。栅极绝缘层设置在源极、有源区及漏极的侧边旁。栅极相对于源极、有源区及漏极的侧边而设置在栅极绝缘层旁。在本实施例中，所述有源区与所述漏极的侧壁切齐。在本实施例中，所述的薄膜晶体管基板还包括一钝化层、一第一开ロ以及一像素电极，其中，钝化层设置在所述栅极、所述栅极绝缘层、所述源极与所述漏极上；第一开ロ位在所述漏极上方，穿过所述钝化层与所述栅极绝缘层；像素电极设置在所述钝化层与所述漏极上，且所述像素电极透过所述第一开ロ与所述漏极接触。在本实施例中，所述的薄膜晶体管基板还包括ー储存电极，设置在所述栅极绝缘层上，所述储存电极与所述像素电极形成ー储存电容。在本实施例中，所述的薄膜晶体管基板还包括一第一导线、一第二开ロ、一第二导线、一第三开ロ以及一接线。其中，第一导线设置在所述基板上；第二开ロ位在所述第一导线上方，穿过所述钝化层与所述栅极绝缘层，以暴露出所述第一导线；第二导线设置在所述栅极绝缘层上；第三开ロ位在所述第二导线上方，穿过所述钝化层与所述栅极绝缘层，以暴露出所述第二导线；接线透过所述第二开ロ与所述第一导线接触，并透过所述第三开ロ与5所述第二导线接触。在本实施例中，所述金属氧化物半导体材料为铟镓锌氧化物。本专利技术ー实施例的一种显不装置包括一薄膜晶体管基板、ー对向基板、一光调变层以及一背光模块。对向基板与薄膜晶体管基板相对设置，光调变层设置在薄膜晶体管基板与对向基板之间，背光模块所发出的光线经过薄膜晶体管基板、光调变层与对向基板。承上所述，由于本专利技术的有源区使用金属氧化物半导体材料或有机半导体材料，例如铟镓锌氧化物，其载子迁移率极高，约为5 20cm2/V*s，因而可大幅提升充电效能，且其制程简单、可室温成膜并适用在软性基板、并且可应用于大型基板量产。此外，本专利技术的源极、有源区与漏极以连续成膜方式形成，因此制程条件对这些半导体层的材料影响最小，有助于组件特性稳定，使其具有最佳性能表现。此外，由于本专利技术的源极、有源区与漏极沿与基板垂直的方向叠合设置，而栅极位在有源区的侧边，因而对本专利技术的薄膜晶体管而言，有源区的厚度即约等于沟道长度，在制程中可控制沟道长度约为300 1000A，相较于公知的5微米，本专利技术的薄膜晶体管的充电效果大幅提升，借此可符合例如液晶显示面板或有机发光二极管(OLED)面板开发需求，并且可減少薄膜晶体管组件设计面积，提升像素开ロ率以达到显示器的高亮度需求。換言之，本专利技术的薄膜晶体管以小面积设计即可符合产品充电能力需求，并可应用于大尺寸面板产品或闻开ロ率广品设计。附图说明 为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图本文档来自技高网...
【技术保护点】
一种薄膜晶体管基板的制造方法，其特征在于，包括：在一基板上沉积一源极层；在所述源极层上直接沉积一有源层，所述有源层包括金属氧化物半导体材料或有机半导体材料；在所述有源层上直接沉积一漏极层，其中所述有源层接触所述源极层与所述漏极层；从所述源极层、所述有源层与所述漏极层分别定义出一源极、一有源区与一漏极；在所述漏极上依序沉积一栅极绝缘层及一栅极层，以覆盖所述源极、所述有源区与所述漏极；以及从所述栅极层定义出一栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：林耀楠，
申请(专利权)人：群康科技深圳有限公司，奇美电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。