制造包括多个双极晶体管的IC的方法和包括多个双极晶体管的IC技术

本发明专利技术公开了一种制造集成电路的方法，该集成电路包括多个双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括：提供包括多个第一隔离区域(12)的衬底(10)，每个第一隔离区域通过包括所述双极晶体管之一的集电极杂质的有源区(11)与第二隔离区域隔开；在所述衬底上形成基极叠层(14)；在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层(14’)；在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层(14’)；以及在每个所述双极晶体管的发射极覆盖层上形成发射极(24)。还公开了根据这种方法制成的IC。

【技术实现步骤摘要】

本专利技术涉及制造包括多个双极晶体管的集成电路，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括提供包括多个第一隔离区域的衬底，每个第一隔离区域通过有源区与第二隔离区域隔开，所述有源区包括所述双极晶体管之一的集电极杂质；以及在所述衬底上形成基极叠层。本专利技术还涉及以这种方式制造的1C。
技术介绍
现今，多种电子器件结合以射频工作的功能性，如移动通信装置。这种功能性的·以低成本方式的实施决不是微不足道的。公知的是双极晶体管特别适合处理射频(RF)域中的信号。然而，基于硅双极晶体管技术的集成电路(IC)比例如互补金属氧化物半导体(CMOS) IC贵得多，并且器件特征尺寸的按比例缩小更容易在CMOS技术中实现。CMOS技术的低成本特性已经导致将CMOS技术接受为用于包括IC的多种半导体部件制造的主流选择技术。然而，CMOS晶体管的击穿特性限制了 CMOS晶体管在RF应用中的有效性，除非在CMOS工艺中实施昂贵的措施以改善这些特性。这些昂贵的措施通常阻止RF-CMOS技术用于制造诸如模拟混合信号(AMS)器件之类的小体积器件。为此原因，已经作出努力来采用CMOS工艺流程生产双极晶体管，从而提供其中双极晶体管可以用于处理RF信号的混合技术1C。在W02010/066630 Al中提供了这种IC的示例。工艺开发者面临的挑战是CM0S工艺的改造数量应当保持较小，同时产生能够处理高频信号的优质双极晶体管。例如可以在W02003/100845 Al中发现包括在CMOS工艺流程中形成的异质结双极晶体管的低复杂性IC的示例。这种双极晶体管的示例在图I中示出，并包括娃衬底10,娃衬底10包括有源区11，例如通过在衬底10中提供掩埋层或者通过将杂质注入到衬底10中在有源区11中形成双极晶体管的集电极。有源区11被限定在隔离区域12之间，例如浅沟隔离(STI)区域。双极晶体管还包括包含外延生长基极层的叠层，外延生长基极层作为单晶区域14生长在硅衬底10上以及作为多晶区域14’生长在隔离区域12上。氮化物层(未示出)可以存在于隔离区域12上以促进基极层部14’的外延生长。多晶硅基极接触层16存在于基极层上，所述多晶硅基极接触层16由电绝缘层18覆盖。发射极窗口 28被限定在有源区11的上方，在发射极窗口 28中形成发射极材料24，例如As掺杂多晶硅，其通过发射极窗口 28中的侧墙隔离物22以及通过用于发射极材料24的电绝缘层18与基极接触层16电绝缘，发射极材料24沉积在发射极窗口 28的外面，例如发射极接触。发射极材料24通过另一个电绝缘部20与本征基极区14电绝缘。发射极24的外扩散区域26由这些部分20围绕。当这种混合CMOS和双极晶体管器件要求双极晶体管用于不同的目的，如高频以及高压应用领域时，在这种器件中出现复杂化。双极晶体管的针对高频应用的优化设计参数倾向于不同于双极晶体管针对高压应用的优化设计参数，因为高频应用所希望的电流增益的增加(因为电流增益的增加使得能够实现高的截止频率并改善噪声性能)通常是通过由增加的集电极电流密度(这在高压应用中是非常不希望的)引起的击穿电压(即，开路-基极击穿电压BV·)的减小实现的。因此存在对其中可以解决这种问题的制造方法和IC的需求。
技术实现思路
本专利技术试图提供一种用于制造包括分别为高频应用和高压应用优化的双极晶体管的IC的方法。本专利技术试图提供一种包括分别为高频应用和高压应用优化的双极晶体管的1C。根据本专利技术的第一方面，提供了一种制造集成电路的方法，该集成电路包括多个 双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，该方法包括提供包括多个第一隔离区域的衬底，每个第一隔离区域通过包括所述双极晶体管之一的集电极杂质的有源区与第二隔离区域隔开；在所述衬底上形成基极叠层；在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层；在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层；以及在每个所述双极晶体管的发射极覆盖层上形成发射极。本专利技术基于下述认识通过调整将基极与发射极垂直地隔开的发射极覆盖层的有效厚度，可以在较宽的范围内(例如高达因子7)调整异质结双极晶体管的集电极电流。增加有效厚度增加了发射极覆盖层的形成基极一部分的那部分的厚度，即发射极覆盖层的未被沉积在发射极覆盖层上的发射极材料中的杂质如在退化或激活步骤中掺杂的那部分的厚度。因此，通过调整发射极覆盖层的厚度，可以单独地调整不同类型的异质结双极晶体管的性能特性，例如针对高频应用的双极晶体管和针对高压应用的双极晶体管。可以按照多种方式建立这种单独的调整。在实施例中，形成具有第一有效厚度和第二有效厚度的发射极覆盖层的步骤包括将第一发射极覆盖层和第二发射极覆盖层同时生长至第一厚度；在第一发射极覆盖层上选择性地形成外延生长抑制层；将第二发射极覆盖层外延生长至第二厚度；以及从第一发射极覆盖层上去除外延生长抑制层。因为可以精确地控制如外延生长Si层的生长速率，因此能够以在用于选择性地形成诸如氧化物层之类的外延生长抑制层的制造工艺中的单个附加掩模为代价，精确地控制第一发射极覆盖层和第二发射极覆盖层的相对厚度。可替换地，该方法还包括在第一类型双极晶体管的区域中的基极叠层上选择性地形成外延生长抑制层，并且其中形成第一发射极覆盖层和第二发射极覆盖层的步骤包括在第二类型双极晶体管的区域中的基极叠层上将第二发射极覆盖层外延生长至中间厚度；去除外延生长抑制层；以及同时生长第一发射极覆盖层至第一厚度以及第二发射极覆盖层至第二厚度，这同样具有以下优势能够以在制造工艺中单个附加掩模为代价精确地控制第一发射极覆盖层和第二发射极覆盖层的相对厚度。在另一个实施例中，形成第一发射极覆盖层和第二发射极覆盖层的步骤包括将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；将第一发射极覆盖层选择性地氧化至最多第一厚度；以及去除第一发射极覆盖层的氧化部分。这具有可以在单个步骤中生长发射极覆盖层的优点。这可以通过下述步骤实现在所述选择性氧化步骤之前在第二发射极覆盖层上提供图案化氧化保护掩模；以及在所述选择性氧化步骤之后去除图案化氧化保护掩模，在这种情况中在用于图案化例如可以是氮化物层的制造工艺需要单独的附加掩模。可替换地，这可以通过所述方法实现，所述方法还包括在所述同时形成步骤和所述选择性氧化步骤之间在第一发射极覆盖层和第二发射极覆盖层上形成另一个叠层；在所述另一个叠层中形成多个发射极窗口，暴露出第一发射极覆盖层和第二发射极覆盖层；用氮化物层给所述发射极窗口加衬里；通过掩模将SIC杂质选择性地注入到第一类型双极晶体管的有源区中；以及采用所述掩模从所述第一发射极覆盖层上的发射极窗口上选择性地去除氮化物层。该实施例具有不需要附加掩模的优点，因为Sic注入掩模重新用于氮化物层的选择性去除。在本专利技术的又一个实施例中，形成第一发射极覆盖层·和第二发射极覆盖层的步骤包括将第一发射极覆盖层和第二发射极覆盖层同时形成至第二厚度；在第一发射极覆盖层和第二发射极覆盖层上形成另一个叠层；在所述另一个叠层中形成多个发射极窗口，暴露出第一发射极覆盖层和第二发射极覆盖层；采用掩模遮挡对第二类型双本文档来自技高网...

【技术保护点】
一种制造集成电路的方法，所述集成电路包括多个双极晶体管，所述双极晶体管包括第一类型双极晶体管和第二类型双极晶体管，所述方法包括：提供包括多个第一隔离区域(12)的衬底(10)，每个第一隔离区域通过包括所述双极晶体管中之一的集电极杂质的有源区(11)与第二隔离区域隔开；在所述衬底上形成基极叠层(14)；在第一类型双极晶体管的区域中的基极叠层上形成具有第一有效厚度的第一发射极覆盖层(14’)；在第二类型双极晶体管的区域中的基极叠层上形成具有不同于第一有效厚度的第二有效厚度的第二发射极覆盖层(14’)；以及在每个所述双极晶体管的发射极覆盖层上形成发射极(24)。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：汉斯·莫腾斯，约翰尼斯·唐克斯，埃弗利娜·格里德莱特，托尼·范胡克，皮特鲁斯·马尼，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：