本发明专利技术提供一种具有极高的迁移率、且应力耐受性也优异、并且湿蚀刻特性等也良好的薄膜晶体管。本发明专利技术的薄膜晶体管在基板上依次具有栅电极、栅极绝缘膜、氧化物半导体层、源‑漏电极和保护源‑漏电极的保护膜，氧化物半导体层具有In、Ga、Zn、Sn和O的第一氧化物半导体层与In、Ga、Sn和O的第二氧化物半导体层的层叠结构，第二氧化物半导体层在栅极绝缘膜上形成，第一氧化物半导体层在第二氧化物半导体层与保护膜之间形成，且构成第一氧化物半导体层和第二氧化物半导体层的各金属元素的含量相对于全部金属元素的含量的原子比均控制为规定的比率。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于液晶显示器、有机EL显示器等显示装置的薄膜晶体管(thin film transistor、TFT)。
技术介绍
氧化物半导体与通用的非晶硅(a-Si)相比迁移率高，光学带隙大，能以低温成膜。因此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器、耐热性低的树脂基板等的应用。例如，作为上述氧化物半导体，通常使用由铟、镓、锌和氧构成的非晶氧化物半导体(In-Ga-Zn-O、以下有时称为“IGZO”。)(专利文献1)。近年来，在氧化物半导体中，向进一步高迁移率化的要求特性变强。例如，如果能将氧化物半导体的迁移率提高到低温聚硅半导体(Low-temperature Poly Silicon、LTPS)的迁移率水平(大概40～100cm2/Vs左右)，就能用上述氧化物半导体来制作PMOS(Positive channel Metal Oxide Semiconductor)晶体管、CMOS(Complementary Metal Oxide Semiconductor)晶体管。结果，可以实现能够减小包围液晶面板的边框的宽度的窄边框化、面板的低成本化等等，非常有用。此外，对于使用氧化物半导体的TFT，要求电压施加、光照等应力施加前后的阈值电压的变化量小，即应力耐受性优异。例如，指出了如下问题：在对栅电极持续施加电压时或持续照射开始光吸收的蓝色带时，在TFT的栅极绝缘膜与氧化物半导体层的界面电荷被捕获，由于氧化物半导体层内部的电荷的变化，而阈值电压向负侧大幅变化(位移)，由此，TFT的开关特性变化。另外，在液晶面板驱动时或对栅电极施加负偏压使像素点亮时等，从液晶单元漏出的光照射在TFT上，该光给TFT带来应力，成为图像不均、TFT特性劣化的原因。实际使用TFT时，若由于光照、电压施加导致的应力而开关特性变化，则招致显示装置自身的可靠性降低。另外，有机EL显示器中也同样，来自发光层的漏光照射在半导体层上，产生阈值电压等的值发生偏差的问题。像这样尤其阈值电压的位移会招致具备TFT的液晶显示器、有机EL显示器等显示装置自身的可靠性降低，因此迫切需要提高应力耐受性。此外，在制作具备氧化物半导体薄膜、和其上的源-漏电极的TFT基板时，氧化物半导体薄膜暴露于各种药剂，因此还要求对这些药剂具有耐受性。例如在氧化物半导体薄膜上形成源-漏电极时，进行基于干蚀刻或湿蚀刻的蚀刻和光刻。湿蚀刻中，使用湿蚀刻液。另外，光刻中，为了除去、清洗抗蚀剂而使用抗蚀剂剥离液。例如利用湿蚀刻形成氧化物半导体薄膜和源-漏电极的情况下，对上述氧化物半导体薄膜要求下述(A)和(B1)两个特性。(A)氧化物半导体薄膜对氧化物半导体加工用湿蚀刻液具有优异的可溶性即，要求利用对氧化物半导体薄膜进行加工时使用的草酸等有机酸系湿蚀刻液，以适当的速度蚀刻所述氧化物半导体薄膜，能够无残渣地进行图案化。(B1)氧化物半导体薄膜相对于源-漏电极用湿蚀刻液为不溶性即，利用对氧化物半导体薄膜上成膜的源-漏电极用布线膜进行加工时使用的湿蚀刻液(例如包含磷酸、硝酸、乙酸等的无机酸)，以适当的速度蚀刻源-漏电极。此时，要求不会发生上述氧化物半导体薄膜的表面(背沟道)侧被上述湿蚀刻液削蚀、或受到损伤而TFT特性、应力耐受性降低。利用湿蚀刻液的蚀刻的程度(蚀刻速度)根据湿蚀刻液的种类也不同。上述IGZO相对于草酸等有机酸系湿蚀刻液具有优异的可溶性，相对于例如磷酸、硝酸、乙酸等那样的无机酸系湿蚀刻液的可溶性也高，极其容易被无机酸系湿蚀刻液蚀刻。即，IGZO的上述(A)的氧化物半导体薄膜加工时的湿蚀刻性优异，但上述(B1)的源-漏电极加工时的湿蚀刻耐受性差。因此，在利用源-漏电极的湿蚀刻液进行加工时，存在IGZO膜消失而TFT的制作困难、或TFT特性等降低的问题。为了解决这样的问题，作为源-漏电极用湿蚀刻液，也在研究使用不蚀刻IGZO的药剂，例如NH4F
与H2O2的混合液，上述药剂的寿命短，不稳定，因此批量生产性差。伴随上述(B1)的源-漏电极的湿蚀刻而来的TFT特性等的降低尤其可以在图1所示那样的没有蚀刻阻挡层的背沟道蚀刻(Back Channel Etch、BCE)结构的TFT中发现。即，使用了氧化物半导体的底栅极TFT的结构大致分为图1所示的没有蚀刻阻挡层的背沟道蚀刻型(以下称为BCE型TFT。)、和图2所示的具有蚀刻阻挡层8的蚀刻阻挡型(Etch Stop Layer型、以下称为ESL型TFT。)这两种。图2的ESL型TFT中的蚀刻阻挡层8以防止对源-漏电极5实施蚀刻时氧化物半导体层4受到损伤而晶体管特性降低为目的而形成。根据图2，在源-漏电极加工时对半导体层表面的损伤少，因此容易得到良好的TFT特性。作为上述蚀刻阻挡层，一般使用SiO2等绝缘膜。与此相对，在图1的BCE型TFT中，没有蚀刻阻挡层，因此能简化工序数，生产率优异。即，根据制造方法，有时在蚀刻时就算不设置蚀刻阻挡层也不会对氧化物半导体层4带来损伤。例如，通过剥离(lift off)法加工源-漏电极5的情况下，对氧化物半导体层4没有损伤，因此不需要蚀刻阻挡层。这种情况下，使用图1的BCE型TFT。或者在使用按照即使没有蚀刻阻挡层也能发挥良好的TFT特性的方式开发的特别的湿蚀刻液的情况下，可以使用图1的BCE型TFT。如上所述从TFT的制作成本削减和工序简化的观点出发，推荐使用没有蚀刻阻挡层的图1的BCE型TFT，但非常担心上述湿蚀刻时的问题。当然，在图2的ESL型TFT中，根据湿蚀刻液的种类，也有可能产生上述问题。需要说明的是，上述(B1)中记载了用湿蚀刻液对源-漏电极进行湿蚀刻时的问题，与上述同样的问题在以干蚀刻对源-漏电极进行蚀刻时也可以看到。另外，源-漏电极通过光刻和蚀刻而形成，在使用抗蚀剂剥离液(例如，含胺的碱性水系抗蚀剂剥离液、非水系的抗蚀剂剥离液)除去、或清洗抗蚀剂时也可以看到。BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，例如提出了下述专利文献2～4的技术。这些技术中，通过在氧化物半导体层与源
-漏电极之间形成牺牲层或陷入部，来抑制对氧化物半导体层的损伤。然而，为了形成上述牺牲层或陷入部，需要增加工序。另外，非专利文献1中，表示要除去氧化物半导体层表面的损伤层，但难以均匀地除去损伤层。现有技术文献专利文献专利文献1：日本专利第4568828号公报专利文献2：日本特开2012-146956号公报专利文献3：日本特开2011-54812号公报专利文献4：日本特开2009-4787号公报非专利文献非专利文献1：C.-J.Kim et.al，Electrochem.Solid-State Lett.12(4)，H95-H97(2009)
技术实现思路
专利技术要解决的问题本专利技术鉴于上述问题而完成，其目的在于，在没有蚀刻阻挡层的BCE型的TFT中，提供一种具备如下半导体层用氧化物的TFT，所述半导体层用氧化物具有极高的迁移率，且对于光、偏压应力等的阈值电压的变化量小而应力耐受性优异，并且(A)对氧化物半导体加工用湿蚀刻液具有优异的可溶性，(B)通过蚀刻(包括湿蚀刻、干蚀刻这二者)和光刻法形成源-漏电极时，蚀刻耐受性、和对抗蚀剂剥离液的耐受性这二者优异。另外，本发本文档来自技高网...
【技术保护点】
一种薄膜晶体管，其特征在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源‑漏电极和保护所述源‑漏电极的保护膜的薄膜晶体管，其中，所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、和由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层在所述栅极绝缘膜上形成，并且，所述第一氧化物半导体层在所述第二氧化物半导体层与所述保护膜之间形成，且在所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足Ga/(In+Ga)＝0.50以上且0.80以下、Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足In/(In+Ga)＝0.60以上且0.75以下、In/(In+Ga+Sn)＝0.30以上且0.58以下、Sn/(In+Ga+Sn)＝0.15以上且0.38以下。
【技术特征摘要】
【国外来华专利技术】2014.01.15 JP 2014-0053631.一种薄膜晶体管，其特征在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极和保护所述源-漏电极的保护膜的薄膜晶体管，其中，所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、和由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层在所述栅极绝缘膜上形成，并且，所述第一氧化物半导体层在所述第二氧化物半导体层与所述保护膜之间形成，且在所述第一氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足Ga/(In+Ga)＝0.50以上且0.80以下、Ga/(In+Ga+Zn+Sn)＝0.15以上且0.45以下、Sn/(In+Ga+Zn+Sn)＝0.05以上且0.25以下，并且所述第二氧化物半导体层中，各金属元素的含量相对于全部金属元素的含量的原子比满足In/(In+Ga)＝0.60以上且0.75以下、In/(In+Ga+Sn)＝0.30以上且0.58以下、Sn/(In+Ga+Sn)＝0.15以上且0.38以下。2.一种薄膜晶体管，其特征在于，其是在基板上至少依次具有栅电极、栅极绝缘膜、氧化物半导体层、蚀刻阻挡层、源一漏电极和保护所述源一漏电极的保护膜的薄膜晶体管，其中，所述氧化物半导体层是具有由In、Ga、Zn、Sn和O构成的第一氧化物半导体层、和由In、Ga、Sn和O构成的第二氧化物半导体层的层叠体，所述第二氧化物半导体层在所述栅极绝缘膜上形成，并且，所述第一氧化物半导体层在所述第二氧化物半导体层与所述蚀刻阻...
【专利技术属性】
技术研发人员：后藤裕史，三木绫，越智元隆，
申请(专利权)人：株式会社神户制钢所，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。