本发明专利技术提供一种薄膜晶体管的制备方法，以薄膜晶体管中的栅极和层间绝缘层为掩膜，通过3次离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区等不同功能区的掺杂，制备步骤少、工艺简单。本发明专利技术提供一种薄膜晶体管，TFT沟道区域也进行了离子掺杂，载流子迁移率高，阈值电压(Vth)的漂移值较小，成功补偿了TFT的空间不均性和不稳定性，而且，漏电流小，导通电流稳定，应用于OLED显示装置中时，可通过控制通入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。
【技术实现步骤摘要】
本专利技术涉及半导体
，具体涉及。
技术介绍
有源矩阵有机发光器件(英文全称Active Matrix organic lighting emittingdisplay,简称AMOLED),利用薄膜晶体管(英文全称Thin Film Transistor,简称TFT),搭配电容存储信号，来控制OLED的亮度和灰阶表现。薄膜晶体管阵列形成电路，决定像素的发光情况，进而决定图像的构成。AMOLED可大尺寸化，较省电，解析度高，面板寿命较长，因此在显示
得到了高度的重视。如图1所示，AMOLED中为了达到固定电流驱动的目的，每个像素至少需要两个TFT(T1和T2)和一个存储电容(Cs)来构成。当扫描线SI被驱动时，开关TFT(Tl)被开启，而信号则由数据线Dl输入电容Cs ;当Cs蓄电后，电源根据控制TFT (T2)的1-V特性与Cs的电位供给电流以驱动0LED。当Tl关闭时，驱动电路中的漏电流会导致Cs的电容值改变，使得导通电流降低，易造成像素的明亮或灰度调整产生误差。现有技术中，一般通过在TFT中设置LDD(英文全称为:lightly doped drain,译为:轻掺杂漏极)区域，即在沟道中靠近漏极附件设置一个低掺杂的漏区，让其承受部分电压，来降低开关TFT关闭后的漏电流。另夕卜，设置LDD区还可以解决由TFT收缩而引起的热载流子效应。中国专利CN103050410A公开了一种含LDD区的TFT的制备方法，具体为:1、在基板上依次生产缓冲层和图案化多晶硅层；2、在图形化多晶硅层上生产栅极绝缘层；3、在栅极绝缘层上生成第一离子注入阻挡层且预留用于形成源极区域和漏极的区域；4、经栅极绝缘层对图形化多晶硅层进行第一次离子注入，形成源极区域和漏极区域；5、在栅极绝缘层上形成栅极；6、在栅极绝缘层和栅极表面上形成第二离子注入阻挡层，在沟道区域两侧进行第二次离子注入，形成LDD区；7、剥离第二离子注入阻挡层，再在栅极绝缘层上形成覆盖栅极的介电层，并进行图案化，形成暴露源极区域和漏极区域；8、在介电层上形成分别覆盖源极区域的源极电极和覆盖漏极区域的漏极电极。上述TFT的制备方法工艺复杂，仅形成LDD区就需要两道掩膜、两次离子注入掺杂过程，工艺成本高和工艺难度大，而且工艺的稳定性较差。OLED器件制作工艺复杂，在阵列基板的制作过程中不但涉及TFT的制备的工艺，还涉及电容、引线互联等问题，光刻、离子注入等工艺步骤次数越多，OLED器件的制备成本越高、产品良率越低，因此研究如何简化TFT制备工艺具有重大的实际意义。
技术实现思路
为此，本专利技术所要解决的是现有技术中薄膜晶体管制备方法复杂的问题，提供一种制备工艺简单的薄膜晶体管的制备方法，以及该方法制得的薄膜晶体管与所述薄膜晶体管在有机发光显示装置中的应用。为解决上述技术问题，本专利技术采用的技术方案如下:本专利技术所述的一种薄膜晶体管的制备方法，包括如下步骤:S1、在基板上依次形成半导体层和栅极绝缘层；S2、在栅极绝缘层远离基板一侧的上方施加杂质对半导体层进行第一次掺杂；S3、在栅极绝缘层上形成栅极；S4、以栅极为第一道掩膜，在栅极远离基板一侧的上方施加杂质对半导体层进行第二次掺杂，在半导体层长度方向的两端形成杂质浓度较高的第二掺杂区域，而半导体层中仅进行第一次掺杂的区域形成第一掺杂区域；S5、在基板上形成直接覆盖栅极绝缘层和栅极的层间绝缘层并图案化，形成暴露半导体层长度方向两端部分第二掺杂区域的通孔，暴露区域与第一掺杂区域不相邻；S6、以层间绝缘层图案为第二道掩膜，在层间绝缘层远离基板一侧的上方施加杂质对半导体层进行第三次掺杂，在第二掺杂区域暴露区域形成杂质浓度较高的第三掺杂区域。所述第一次掺杂、所述第二次掺杂、所述第三次掺杂的剂量比为I?25:50?250:2500?5000，加速离子能量比为I?3:2?7:4?12。所述掺杂步骤的掺杂剂均为P型离子。且形成在所述第一掺杂区域两侧的所述第二掺杂区域面积不相等步骤SI中还包括直接在所述基板上形成缓冲层的步骤。所述半导体层为非晶硅层。步骤SI中形成所述半导体层之后，还包括将非晶硅转化为多晶硅的步骤。步骤S6之后还包括在层间绝缘层上形成覆盖所述第三掺杂区域的源极电极与漏极电极的步骤，所述源极电极与所述漏极电极分别与第三掺杂区域中的源极区和漏极区成电性接触；所述源极电极与所述第一掺杂区域之间的所述第二掺杂区域的面积小于所述漏极电极与所述第一掺杂区域之间的所述第二掺杂区域的面积。本专利技术所述的薄膜晶体管的制备方法制备的薄膜晶体管。本专利技术所述的薄膜晶体管在OLED显示装置中的应用。本专利技术的上述技术方案相比现有技术具有以下优点:1、本专利技术提供一种薄膜晶体管的制备方法，以薄膜晶体管中的栅极和层间绝缘层为掩膜，通过3次离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区等不同功能区的掺杂，制备步骤少、工艺简单；对半导体层沟道区域也进行一次掺杂工艺，形成TFT之后，增加了 TFT沟道区域的载流子迁移率，赋予阈值电压(Vth)较小的漂移值，成功补偿了 TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。2、本专利技术提供一种薄膜晶体管的制备方法，通过层间绝缘层图案控制LDD区面积，使得靠近漏极电极的LDD区面积大于靠近源极电极的LDD区面积，能够有效减少了漏极区的热载流子效应，从而降低漏电流，保证导通电流，进而改善所述薄膜晶体管的性能。3、本专利技术提供一种薄膜晶体管，TFT沟道区域的载流子迁移率高，阈值电压(Vth)的漂移值较小，成功补偿了 TFT的空间不均性和不稳定性，而且，漏电流小，导通电流稳定，应用于OLED显示装置中时，可通过控制通入每个像素单元的电流大小准确控制像素的明暗程度(灰阶)。【附图说明】为了使本专利技术的内容更容易被清楚的理解，下面根据本专利技术的具体实施例并结合附图，对本专利技术作进一步详细的说明，其中图1现有技术中AMOLED显示器件中像素结构的等效电路图；图2是本专利技术提供的一种薄膜晶体管的制备方法流程图；图3至图6顺序示出实施例所提供的薄膜晶体管制备方法各步骤中器件的剖视图。图中附图标记表示为:1_基板、2-缓冲层、3-半导体层、31-第一掺杂区域、321，322-第二掺杂区域、331-源极区、332-漏极区、4-栅极绝缘层、5-栅极、6-层间绝缘层、71-源极电极、72-漏极电极。【具体实施方式】为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的实施方式作进一步地详细描述。本专利技术可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本专利技术的构思充分传达给本领域技术人员，本专利技术将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。本实施例提供一种薄膜晶体管的制备方法，流程图如附图2所示；对应制备所述薄膜晶体管各步骤中器件的剖视图如顺序的图3至图6所示。本实施例提供的一种薄膜晶体管的制备方法，包括如下步骤:S1、在基板I上依次形成半导体层3和栅极绝缘层4。所述基板I选自但不限于玻璃基板、聚合物基板或金属基板中的一种，均可以达到本专利技术的目的，属于本专利技术的保护本文档来自技高网...
【技术保护点】
一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：S1、在基板(1)上依次形成半导体层(3)和栅极绝缘层(4)；S2、在栅极绝缘层(4)远离基板(1)一侧的上方施加杂质对半导体层(3)进行第一次掺杂；S3、在栅极绝缘层(4)上形成栅极(5)；S4、以栅极(5)为第一道掩膜，在栅极(5)远离基板(1)一侧的上方施加杂质对半导体层(3)进行第二次掺杂，在半导体层(3)长度方向的两端形成杂质浓度较高的第二掺杂区域(321,322)，而半导体层(3)中仅进行第一次掺杂的区域形成第一掺杂区域(31)；S5、在基板(1)上形成直接覆盖栅极绝缘层(4)和栅极(5)的层间绝缘层(6)并图案化，形成暴露半导体层(3)长度方向两端部分第二掺杂区域(321,322)的通孔，暴露区域与第一掺杂区域(31)不相邻；S6、以层间绝缘层(6)图案为第二道掩膜，在层间绝缘层(6)远离基板(1)一侧的上方施加杂质对半导体层(3)进行第三次掺杂，在第二掺杂区域(321,322)暴露区域形成杂质浓度较高的第三掺杂区域(331，332)。
【技术特征摘要】
【专利技术属性】
技术研发人员：周诗丽，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。