一种提升接触电阻均匀性的方法技术

本发明专利技术提供一种提升接触电阻均匀性的方法，包括：提供形成有层间介质层的晶圆；在所述层间介质层上形成硬掩膜层；研磨所述硬掩膜层和层间介质层，至层间介质层达到所需厚度。由于硬掩膜层保护作用，层间介质层较薄的部位不会被研磨液和研磨垫的作用消耗，得到厚度更均匀的层间介质层，进而得到更均匀的接触电阻的分布。有着方法简便，工艺成本低的优点。

【技术实现步骤摘要】

本专利技术集成电路制造
，尤其涉及。
技术介绍
在集成电路制造技术工艺中，往往包括在晶体管等器件上沉积各种层间介质材料，然后用各种刻蚀步骤制成穿过层间介质材料的连接孔，在这些连接孔中沉积导电材料，形成集成电路的接触和互联。连接孔作为多层金属层间互联以及器件与外界电路之间连接的通道，在器件结构组成中具有重要的作用。连接孔的接触电阻值高低对集成电路的性能有着重要影响。 然而，本申请专利技术人在实际生产中发现，在检测阶段，连接孔的接触电阻在晶圆中心和边缘的值和其他部分相差较大，并且阻值较高的部位器件良率受到影响。
技术实现思路
本专利技术提供，其能解决生产中接触电阻在晶圆中心和边缘的值和其他部分相差较大，导致阻值较高的部位器件良率不佳。本专利技术提供，包括提供形成有层间介质层的晶圆；在所述层间介质层上形成硬掩膜层；研磨所述硬掩膜层和层间介质层，至层间介质层达到所需厚度。可选的，所述硬掩膜层的硬度大于所述层间介质层的硬度，或者，所述硬掩膜层的研磨速率低于所述层间介质层的研磨速率。可选的，硬掩膜层的材质为无掺杂的硅玻璃、无掺杂的氧化硅(SiO2)或者氮化硅(Si3N4)0可选的,硬掩膜层的本文档来自技高网...

【技术保护点】
一种提升接触电阻均匀性的方法，包括：提供形成有层间介质层的晶圆；在所述层间介质层上形成硬掩膜层；研磨所述硬掩膜层和层间介质层，至层间介质层达到所需厚度。

【技术特征摘要】

【专利技术属性】
技术研发人员：孔秋东，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：