半导体器件及其制造方法技术

在半导体衬底（1S）上形成层间绝缘膜（PIL）。通过在用来在层间绝缘膜（PIL）中形成栓塞（PL1）的CMP结束之后，使层间绝缘膜（PIL）的表面后退，使得栓塞（PL1）的上表面比层间绝缘膜（PIL）的上表面高。由此，可以确保栓塞（PL1）和布线（W1）在竖直的方向上的连接的可靠性。也可以使布线（W1）不向层间绝缘膜（PIL）挖入，或者减小挖入形成的量。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，尤其涉及最下层布线由埋入布线形成的。
技术介绍
随着要求半导体器件的微细化、高集成化和高速化，需要降低布线电阻、降低布线间电容以及提高布线的可靠性。对于降低布线电阻，使用电阻比以前的铝(Al)合金低的铜 (Cu)布线。对于降低布线间电容，作为布线的层间绝缘膜，替代现有的氧化硅膜(SiO2)而使用相对介电常数比它低的绝缘膜(以下称为低介电常数膜)。在日本特开2004-158832号公报(专利文献I)中，公开了有关在层间绝缘膜上作为低介电常数膜使用了 SiOC膜的多层布线的技术。另一方面，从确保栓塞与布线的连接的可靠性的角度出发，公开了以下的那样的技术。在日本特开2006-339623号公报(专利文献2)中公开了，选择性地蚀刻层间绝缘膜102，以使得最下层的接触栓塞103的最上部的表面比层间绝缘膜102的最上部的表面低，然后，通过在层间绝缘膜102上形成金属层104，防止在形成金属层104时产生空洞的技术。另外，在日本特开2006-73635号公报(专利文献3)中公开了，通过加工在层间绝缘膜6上堆积的导电性材料，形成为触点7的上部小的技术。在先技术文献<专利文献1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：川村武志，
申请(专利权)人：瑞萨电子株式会社，
类型：
国别省市：