温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在半导体衬底（1S）上形成层间绝缘膜（PIL）。通过在用来在层间绝缘膜（PIL）中形成栓塞（PL1）的CMP结束之后，使层间绝缘膜（PIL）的表面后退，使得栓塞（PL1）的上表面比层间绝缘膜（PIL）的上表面高。由此，可以确保栓塞（PL1）...
该专利属于瑞萨电子株式会社所有，仅供学习研究参考，未经过瑞萨电子株式会社授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。