一种带金属帽盖的铜互连结构及其制造方法技术

本发明专利技术公开了一种带金属帽盖的铜互连结构及其制造方法，包括如下步骤：提供一半导体基底，所述半导体基底上形成有沟槽；在所述沟槽内沉积扩散阻挡层并填充金属铜；在所述沟槽上方形成硅化二铜层；对所述硅化二铜层进行处理，形成CuSiN金属帽盖，覆盖所述沟槽内金属铜；在所述CuSiN金属帽盖及半导体基底表面形成第一刻蚀阻挡层。本发明专利技术通过采用新方法制造不同材质的金属帽盖，解决了现有技术中金属帽盖与铜粘附性差的问题，提高了器件可靠性，同时该制造方法可以后续刻蚀阻挡层的制备相兼容，降低了制造成本，提高生产效率。

【技术实现步骤摘要】

本专利技术涉及一种集成电路工艺制造技术，特别涉及。
技术介绍
在当前的铜互连工艺中，作为布线材料的铜具有几个严重的缺点它可以快速进入相邻的介质区域，可导致在两互连线之间形成导通路径，产生短路；同时铜与介质层的附着力也很差，很容易产生脱落(peeling)现象。目前，在铜互连形成后，需要在其上形成介质盖帽层，由于铜与介质帽盖层的附着力很差，仍然会有铜扩散的现象出现，进而使互联线之间的击穿电压降低，引发器件的可靠性问题。为了解决铜与上覆介质帽盖的粘附性问题，同时减少铜的电迁移，人们已提 出了一种金属帽盖的概念，即在金属铜上覆盖一层其他的物质，然后再淀积上层的阻挡层，以提高与上覆盖阻挡层的附着力。目前已经提出的最常见的金属帽盖材料是CoWP，它采用化学镀的方法，它是利用氧化还原反应使金属离子被还原沉积在基板表面；CoWP沉积完成后再淀积一层刻蚀阻挡层。然而，采用CoWP的缺点是，采用化学镀方法沉积的金属都可能降低漏电流特性，而且将CoWP引入到半导体标准工艺流程之前，由于其所使用的方法和设备均与之后的流程有所区别，需要对半导体集成重新开发，所以这种方法实际生产中面临选择性问题。
技术实现思路
本专利技术的目的在于提供了，解决现有金属帽盖与铜粘附性差的问题，同时可以提高生产效率。为解决上述问题，本专利技术提供了一种带金属帽盖的铜互连结构的制造方法，其特征在于，包括 提供一半导体基底，所述半导体基底上形成有沟槽； 在所述沟槽内沉积扩散阻挡层并填充金属铜； 在所述沟槽上方形成硅化二铜层； 对所述硅化二铜层进行处理，形成CuSiN金属帽盖，覆盖所述沟槽内金属铜； 在所述CuSiN金属帽盖及半导体基底表面形成第一刻蚀阻挡层。进一步的，所述半导体基底自下而上包括半导体衬底层，第二刻蚀阻挡层与超低K电介质材料层。进一步的，在所述沟槽上方形成硅化二铜层所采用方法为通入硅烷，并对所述硅烷进行分解。进一步的，通入所述硅烷的流量为150sccnT300sccm，分解温度为200°C 400°C。进一步的，对所述硅化二铜层进行处理所采用的方法为通入氨气，并对所述氨气进行等离子分解。进一步的,通入所述氨气的流量为50sccnTl50sccm,所述等离子分解所采用的功率为100W 200W。进一步的，在所述金属帽盖及半导体基底表面形成第一刻蚀阻挡层所采用的方法为等离子增强化学气相沉积(PECVD)工艺。进一步的，在所述金属帽盖及半导体基底表面形成第一刻蚀阻挡层所采用的气体为硅烷和甲烷，其中，所述硅烷流量为150sccnT300sccm，所述甲烷流量为40 sccnT90sccm。进一步的，在所述沟槽上方形成硅化二铜层前，还包括去利用化学机械研磨方法去除沟槽外多余的扩散阻挡层及金属铜。进一步的，所述沟槽底部位于所述第二刻蚀阻挡层中，并暴露所述半导体衬底层。为了达到上述目的，本专利技术还提出一种带金属帽盖的铜互连结构，其特征在于，包 括 半导体基底，所述半导体基底上形成有沟槽； 扩散阻挡层，形成于所述沟槽底部及侧壁； 金属铜，填充于所述沟槽内； CuSiN金属帽盖，形成于所述沟槽上方，覆盖所述沟槽内金属铜； 第一刻蚀阻挡层，形成于所述金属帽盖与半导体基底表面。进一步的,所述CuSiN金属帽盖的厚度为5nnTl0nm。进一步的，所述半导体基底自下而上包括半导体衬底层、第二刻蚀阻挡层与超低K电介质材料层。进一步的，所述沟槽底部位于所述第二刻蚀阻挡层中，暴露所述半导体衬底层。进一步的，所述第一刻蚀阻挡层材料为SiC。进一步的，所述扩散阻挡层材料为氮化钽、钽、氮化钛及钛中的一种或其组合。相比现有技术，本专利技术采用CuSiN材料制作金属帽盖，不仅增加了铜与上覆介质帽盖的粘附性，同时减少了铜的电迁移和提高了铜的温度依赖击穿特性；相对于以往采用化学镀方式制备CoWP材料金属帽盖的方式，本专利技术中CuSiN金属帽盖层以及后续刻蚀阻挡层的制备都可以在同一台设备中同一个工艺腔(chamber)完成,工艺技术简单,能和业界通用设备兼容，在降低制造成本的同时提高了产量(through put)ο附图说明图I为本专利技术制造一种带金属帽盖的铜互连结构的一个较佳实施例的流程示意 图2至图6为采用图I所示步骤形成一种带金属帽盖的铜互连结构的剖面结构示意图。具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图对具体结构及方法进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。图I为本专利技术铜互连结构的制造方法的一个较佳实施例的流程示意 如图I所示，执行步骤S01，提供半导体基底，所述半导体基底自下而上包括半导体衬底层、第二刻蚀阻挡层与超低K电介质材料层； 执行步骤S02，在所述半导体基底上形成沟槽，所述沟槽底部位于所述第二刻蚀阻挡层中，并暴露所述半导体衬底层； 执行步骤S03，在所述沟槽中沉积扩散阻挡层并填充金属铜； 执行步骤S04，去除沟槽外多余的扩散阻挡层及金属铜； 执行步骤S05，在所述沟槽上方形成硅化二铜层； 执行步骤S06，对所述硅化二铜层进行处理，形成CuSiN金属帽盖，覆盖所述沟槽内金属铜。执行步骤S07，在所述CuSiN金属帽盖及所述超低K电介质材料层表面形成第一刻蚀阻挡层。图2至图6为采用图I所示步骤形成铜互连结构的剖面结构示意图。以下将结合图2至图6，详细说明本专利技术铜互连结构的制造方法。如图2所示，提供一半导体基底100，所述半导体基底包括自下而上依次形成的半导体衬底层101，第二刻蚀阻挡层102和超低K电介质材料层(ULK) 103 ;所述半导体衬底101的材料可以为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底100的材料还可以是绝缘体上娃(SOI, Silicon On Insulator),或者其他半导体材料或娃上外延结构。所述第二刻蚀阻挡层102的材料可以是SiCN，所述第二刻蚀阻挡层102用于作为后续刻蚀超低K电介质材料层(ULK) 102步骤中的刻蚀停止层；所述超低K电介质材料103可以是SiCOH材料，其形成工艺可以采用现有的化学气相沉积工艺。所述半导体基底100中形成有沟槽104，该沟槽通过对所述超低K电介质材料层(ULK) 103、第二刻蚀阻挡层102，进行刻蚀形成，所述沟槽底部位于所述第二刻蚀阻挡层102中，并暴露所述半导体衬底层101。如图3所示，在所述沟槽内形成扩散阻挡层105，并填充金属铜106。所述扩散阻挡层105覆盖所述沟槽侧壁及底部并覆盖所述超低K电介质材料层103表面上，所述扩散阻挡层105的材料可以为氮化钽、钽、氮化钛及钛中的一种或其组合，所述扩散阻挡层105可以是单层或者叠层结构。本实施例中，优选的扩散阻挡层材料为钽。所述金属铜覆盖所述扩散阻挡层105充满所述沟槽。所述金属铜的填充可以采用业界通用的电镀方法实现。之后采用化学机械研磨(CMP)工艺去除所述沟槽外的扩散阻挡层及金属铜，并采用业界通用的ST250清洗液，对沟槽内金属铜上表面进行清洗。如图4所示，通入硅烷(SiH4),本文档来自技高网...

【技术保护点】
一种带金属帽盖的铜互连结构的制造方法，其特征在于，包括：提供一半导体基底，所述半导体基底上形成有沟槽；在所述沟槽内沉积扩散阻挡层并填充金属铜；在所述沟槽上方形成硅化二铜层；对所述硅化二铜层进行处理，形成CuSiN金属帽盖，覆盖所述沟槽内金属铜；在所述CuSiN金属帽盖及半导体基底表面形成第一刻蚀阻挡层。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾绍海，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：