阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板制作方法，涉及显示技术领域，该方法包括以下步骤：S1：在基板上形成包括栅极、栅线及栅绝缘层的图形；S2：形成包括有源层及沟道区域的图形；S3：形成包括源漏电极及数据线的图形；S4：形成包括像素电极及钝化层的图形。本发明专利技术还公开了一种通过上述方法制作的阵列基板及包括该阵列基板的显示装置。本发明专利技术通过先制作有源层及沟道，将所有干刻的工艺在制作源漏电极之前完成，避免了将带有数据金属层的阵列基板放入干刻设备反应腔室而导致的数据金属层静电放电，从而避免了静电放电会造成电路击穿，破坏电路结构的问题，进而提高了产品良率。

【技术实现步骤摘要】

本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示装置。
技术介绍
在薄膜晶体管液晶显示器(TFT IXD)制造工艺中，预防或减轻静电放电(ESD)发生是一项重要的课题。在阵列基板制造过程中，发生静电放电会造成电路击穿，破坏电路结构，造成短路或断路等问题，会严重影响产品良率。现有源、漏电极形成的刻蚀工艺极易发生静电放电，破坏数据金属层图形，或导致其与栅金属层短路。主要原因是带有数据金属层的阵列基板进入干刻设备反应腔室后，干刻设备反应腔室会使用大功率的射频电源，当数据金属层遇到大功率的射频电源时极易发生静电放电。现有源、漏电极形成的刻蚀工艺有两种一种是5Mask刻蚀工艺，一种是4Mask刻蚀工艺。5Mask刻蚀工艺首先Active Dep (有源层成膜),然后采用全曝光技术曝光显影，接着进行干刻设备进行Active Etch (有源层刻蚀)，然后剥离、S/D Dep (数据金属层成膜)、S/D Mask (曝光显影)、S/D Wet Etch (S/D湿刻)，进入干刻设备进行N+Etch (N+有源层刻蚀)，剥离。从而完成源、漏电极形成的刻蚀工艺。4Mask刻蚀工艺首本文档来自技高网...

【技术保护点】
一种阵列基板制作方法，其特征在于，包括以下步骤：S1：在基板上形成包括栅极、栅线及栅绝缘层的图形；S2：形成包括有源层及沟道区域的图形；S3：形成包括源漏电极及数据线的图形；S4：形成包括像素电极及钝化层的图形。

【技术特征摘要】

【专利技术属性】
技术研发人员：白金超，孙亮，丁向前，刘耀，李梁梁，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：