半导体结构及其制造方法技术

本发明专利技术公开一种半导体结构及其制造方法，该制造方法包括：首先提供基底，且基底上已形成有具有第一开口与第二开口的介电层。第一开口与第二开口是暴露出部分的基底，而第一开口两侧的基底中已分别形成有第一掺杂区，第二开口两侧的基底中则分别形成有第二掺杂区。而且，第一开口与第二开口底部已覆盖有栅极介电层。栅极介电层包括依序形成在基底上的高介电常数材料层与阻障层。接着，在第二开口内的栅极介电层上形成牺牲层，然后再形成第一功函数金属层覆盖第一开口内的栅极介电层以及第二开口内的牺牲层。之后，移除第二开口内的第一功函数金属层与牺牲层。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及一种半导体结构及其制造方法，且特别是涉及一种可改善金属栅极晶体管的电性表现的半导体结构及其制造方法。
技术介绍
在半导体产业中，由于多晶硅材料具有抗热性质，因此在制作传统金属氧化物半导体(MOS)晶体管时通常会使用多晶硅材料来作为晶体管的栅极电极，使其源极与漏极区域得以在高温下一起进行退火。其次，由于多晶硅能够阻挡以离子注入所掺杂的原子进入沟道区域，因此在栅极图案化之后能容易地形成自行对准的源极与漏极区域。然而，随着半导体元件的尺寸持续微缩，传统MOS晶体管的结构开始面临到新的考验。首先，与大多数金属材料相比，多晶硅栅极是以较高电阻值的半导体材料所形成，因此多晶硅栅极所提供的操作速率会比金属栅极为低。此外，多晶硅栅极容易产生耗层效应(depletioneffect)。由于掺杂浓度上的限制，当多晶硅栅极受到偏压时，缺乏载流子，使靠近多晶硅栅极与栅极介电层的介面上就容易产生耗层区。该耗层效应除了会使等效的栅极介电层厚度增加，又同时造成栅极电容值下降，进而导致元件驱动能力衰退等困境。故目前便有研制生产新的栅极材料，例如利用功函数(workfunctio本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，包括：提供基底，其中该基底上已形成有介电层，该介电层具有第一开口与第二开口，该第一开口与该第二开口暴露出部分的该基底，而该第一开口两侧的基底中分别形成有第一掺杂区，该第二开口两侧的基底中分别形成有第二掺杂区，且该第一开口与该第二开口的底部覆盖有栅极介电层，该栅极介电层包括高介电常数材料层以及阻障层，其中该高介电常数材料层形成于该阻障层上；于该第二开口内的该栅极介电层上形成牺牲层；于该第一开口内的该栅极介电层以及该第二开口内的该牺牲层上形成第一功函数金属层；以及移除该第二开口内的该第一功函数金属层与该牺牲层。

【技术特征摘要】
1.一种半导体结构的制造方法，包括：提供基底，其中该基底上已形成有介电层，该介电层具有第一开口与第二开口，该第一开口与该第二开口暴露出部分的该基底，而该第一开口两侧的基底中分别形成有第一掺杂区，该第二开口两侧的基底中分别形成有第二掺杂区，且该第一开口与该第二开口的底部覆盖有栅极介电层，该栅极介电层包括高介电常数材料层以及阻障层，其中该阻障层形成于该高介电常数材料层上；于该第二开口内的该栅极介电层上共形地形成牺牲层，其中该牺牲层由多晶硅构成；于该第一开口内的该栅极介电层以及该第二开口内的该牺牲层上共形地形成第一功函数金属层填入该第一开口与该第二开口中；移除该第二开口内的该第一功函数金属层与该牺牲层；于该第二开口内的该栅极介电层上形成第二功函数金属层；以及分别形成金属栅极于该第一开口与该第二开口中。2.如权利要求1所述的...

【专利技术属性】
技术研发人员：廖端泉，陈益坤，朱晓忠，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：