一种改善高压MOS晶体管栅致漏电的方法技术

一种改善高压MOS晶体管栅致漏电的方法，包括：第一步骤，用于在硅片上形成高压NMOS晶体管栅极结构以及高压PMOS晶体管栅极结构；第二步骤，用于在第一步骤之后得到的结构上布置光刻胶，并且形成光刻胶的图案，从而去除所有高压PMOS晶体管区域上的光刻胶，而且去除高压NMOS晶体管栅极结构多晶硅层上的靠近漏极的部分光刻胶；第三步骤，用于利用形成图案的光刻胶执行重P型的离子注入掺杂，从而形成所有高压PMOS晶体管的源极和漏极，并且向高压NMOS晶体管的栅极的靠近漏极的一部分执行重P型的离子注入掺杂。

【技术实现步骤摘要】
一种改善高压MOS晶体管栅致漏电的方法
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种改善高压MOS晶体管栅致漏电的方法。
技术介绍
金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET，简称MOS)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。MOSFET依照其“沟道”的极性不同，可分为n-type与p-type的MOSFET，通常又称为NMOSFET与PMOSFET。MOS晶体管的栅致漏电GIDL(gate-introduceddrianleakage，也称为栅致漏极泄漏，栅诱导漏极漏电，栅极引发漏极泄漏)已经成为影响小尺寸MOS器件可靠性、功耗等方面的主要原因之一，它同时也对EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory)等存储器件的擦写操作有重要影响。当工艺进入超深亚微米时代后，由于器件尺寸日益缩小，栅致漏电GIDL电流引发的众多可靠性问题变得愈加严重。随着高压MOS晶体管的应用，栅致本文档来自技高网...

【技术保护点】
一种改善高压NMOS晶体管栅致漏电的方法，其特征在于包括：第一步骤，用于在硅片上形成高压NMOS晶体管栅极结构以及高压PMOS晶体管栅极结构；第二步骤，用于在第一步骤之后得到的结构上布置光刻胶，并且形成光刻胶的图案，从而去除所有高压PMOS晶体管区域上的光刻胶，而且去除高压NMOS晶体管栅极结构多晶硅层上的靠近漏极的部分光刻胶；第三步骤，用于利用形成图案的光刻胶执行重P型的离子注入掺杂，从而形成所有高压PMOS晶体管的源极和漏极，并且向高压NMOS晶体管的栅极的靠近漏极的一部分执行重P型的离子注入掺杂。

【技术特征摘要】
1.一种改善高压NMOS晶体管栅致漏电的方法，其特征在于包括：第一步骤，用于在硅片上形成高压NMOS晶体管栅极结构以及高压PMOS晶体管栅极结构；第二步骤，用于在第一步骤之后得到的结构上布置光刻胶，并且形成光刻胶的图案，从而去除所有高压PMOS晶体管区域上的光刻胶，而且去除高压NMOS晶体管栅极结构多晶硅层上的靠近漏极的部分光刻胶；第三步骤，用于利用形成图案的光刻胶执行重P型的离子注入掺杂，从而形成所有高压PMOS晶体管的源极和漏极，并且向高压NMOS晶体管的栅极的靠近漏极的一部分执行重P型的离子注入掺杂。2.根据权利要求1所述的改善高压NMOS晶体管栅致漏电的方法，其特征在于，高压NMOS晶体管栅极结构和高压PMOS晶体管栅极结构均包括堆叠在硅片上的栅极氧化物层和多晶硅层的叠层，以及形成在所述叠层两侧的第一栅极侧壁和第二栅极侧壁。3.根据权利要求1所述的改善高压NMOS晶体管栅致漏电的方法，其中，通过版图的更改来实现所述的去除高压NMOS晶体管栅极结构多晶硅层上的靠近漏极的部分光刻胶。...

【专利技术属性】
技术研发人员：张雄，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：