晶体管的制造方法技术

一种晶体管的制造方法，包括：提供衬底，所述衬底分为NMOS区域和PMOS区域；在衬底上形成高K介质层；在所述NMOS区域的高K介质层上依次形成第一功函数金属层、第一阻挡层、金属电极层，所述第一阻挡层具有压缩应力；在所述PMOS区域的高K介质层上依次形成第二功函数金属层、第二阻挡层、金属电极层，所述第二阻挡层具有拉伸应力。本发明专利技术晶体管可以提高晶体管的电子迁移率，进而提高晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种功函数可调的。
技术介绍
构成集成电路尤其超大规模集成电路的主要器件之一是金属-氧化物-半导体晶体管(M0S晶体管)。自MOS晶体管专利技术以来，其几何尺寸按照摩尔定律一直在不断缩小，目前其特征尺寸发展已进入深亚微米一下。在此尺度下，器件的特征尺寸按比例缩小变得越来越困难。另外，在MOS晶体管器件及其电路制造领域，最具挑战性的是传统CMOS工艺在器件按比例缩小过程中，由于多晶硅或者二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。为解决上述漏电问题，目前MOS晶体管工艺中，采用高K介质层代替传统的二氧化硅介质层，并使用金属作 为栅电极，两者配合构成MOS管的栅极结构。在这样的栅极结构中，采用厚度较小的高K介质层就可以达到减小漏电流的作用。在公开号为US2011210402A1的美国专利申请中公开了一种具有金属栅的MOS晶体管的结构。参考图1，示出了现有技术晶体管一实施例的示意图。所述晶体管包括:衬底，所述衬底中形成有隔离结构13，所述隔离结构13用于将衬底分为NMOS区域11和PMOS区域12，所述NMOS区域11上依次形成有中间层17、高K介质层14、第一功函数金属层151、金属电极层18，形成NMOS的栅极结构；所述PMOS区域12上依次形成有中间层17、高K介质层14、第二功函数金属层152、金属电极层18，构成PMOS的栅极结构。所述第一功函数金属层151和第二功函数金属层152的材料不同，可以分别向NM0S、PM0S提供不同的金属功函数。现有技术中，在NMOS的栅极结构上施加压缩应力(compressive stress),而在PMOS的栅极结构上施加拉伸应力(tensile stress)，可以增加NMOS、PMOS的电子迁移率，从而提闻MOS管的性能。如何提高图1所示晶体管的电子迁移率，提高晶体管的性能成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的技术问题是提供一种，提高晶体管的电子迁移率。为了解决上述问题，本专利技术提供一种，包括:提供衬底，所述衬底分为NMOS区域和PMOS区域；在所述NMOS区域上依次形成高K介质层、第一功函数金属层、第一阻挡层、金属电极层，所述第一阻挡层具有压缩应力；在所述PMOS区域上依次形成高K介质层、第二功函数金属层、第二阻挡层、金属电极层，所述第二阻挡层具有拉伸应力。可选地，所述第一阻挡层和第二阻挡层的材料相同。可选地，所述第一阻挡层和第二阻挡层的材料为氮化钽或氮化钛中的一种或多种。可选地，形成第一阻挡层的步骤包括:采用等离子体进行沉积。可选地，形成第一阻挡层包括采用等离子体增强化学气相沉积或者物理气相沉积。可选地，形成第二阻挡层的步骤包括:采用热沉积形成所述第二阻挡层。可选地，形成第二阻挡层包括采用原子层沉积或者金属有机化合物化学气相沉积。可选地，所述第一功函数金属层、第二功函数金属层的材料为氮化钽、钛铝合金、氮化钨中的一种或多种。可选地，通过原子层沉积方法或者物理气相沉积方法形成所述第一功函数金属层或第二功函数金属层。可选地，在形成第一阻挡层之后，形成金属电极层之前，在第一阻挡层上形成金属浸润层，用于促进金属电极层的材料向第一阻挡层的扩散。可选地，在形成第二阻挡层之后，形成金属电极层之前，在第二阻挡层上形成金属浸润层，用于促进金属电极层的材料向第二阻挡层的扩散。可选地，所述金属电极层的材料为铝，所述金属浸润层的材料为钛或钛铝合金。可选地，通过物理气相沉积的方法形成所述金属浸润层。可选地，所述金属电极层的材料为铝。可选地，通过化学气相沉积或者物理气相沉积的方法形成所述金属电极层。可选地，所述第一功函数金属层的功函数在3.9eV 4.2eV的范围内。可选地，所述第二功函数金属层的功函数在4.9eV 5.2eV的范围内。与现有技术相比，本专利技术具有以下优点:所述NMOS区域上的第一阻挡层具有压缩应力，所述PMOS区域上的第二阻挡层具有拉伸应力，可以提高晶体管的电子迁移率，进而提闻晶体管的性能。附图说明图1是现有技术晶体管一实施例的示意图；图2是本专利技术一实施方式的流程示意图；图3至图11是本专利技术一实施例形成的晶体管的侧面示意图。具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本专利技术保护的范围。为了解决现有技术的问题，本专利技术提供一种，参考图2，示出了本专利技术晶体管制造方法一实施方式的流程示意图，所述制造方法大致包括以下步骤:步骤SI，提供衬底，所述衬底分为NMOS区域和PMOS区域；步骤S2，在衬底上形成高K介质层；步骤S3，在所述NMOS区域的高K介质层上依次形成第一功函数金属层、第一阻挡层，所述第一阻挡层具有压缩应力；步骤S4，在所述第一阻挡层上依次形成金属浸润层、金属电极层；步骤S5，在所述PMOS区域的高K介质层上依次形成第二功函数金属层、第二阻挡层，所述第二阻挡层具有拉伸应力；步骤S6，在所述第二阻挡层上依次形成金属浸润层、金属电极层。下面结合附图和具体实施例对本专利技术的技术方案做进一步说明。参考图3至图11，示出了本专利技术一实施例形成的晶体管的侧面结构示意图。如图3所示，执行步骤SI，提供衬底，所述衬底可以是硅、锗或者绝缘体上硅(Silicon-On-1nsulator, SOI)。在所述衬底中形成隔离结构103，所述隔离结构103可将衬底分为匪OS区域101和PMOS区域102，后续在NMOS区域101上形成NMOS的栅极结构、在PMOS区域102上形成PMOS的栅极结构。如图4所示，执行步骤S2，在衬底上形成高K介质层104，所述高K介质层104覆盖所述NMOS区域101、PMOS区域102及隔离结构103。所述高K介质层104的材料包括氧化铪或氮氧化铪娃,可以通过原子层沉积(AtomLayer Deposition, ALD)、化学气相沉积(Chemical Vapor Deposition, CVD)或物理气相沉积(Physical Vapor Deposition, PVD)形成所述高 K 介质层 104。本实施例中，由于采用了高K介质层104作为栅极结构的介质层，所述高K介质层104可以采用较小的厚度即可达到MOS管的栅极结构所需的介电常数。而如果高K介质层104的厚度过大则容易增大后续氧或氮扩散至衬底表面的难度。因此，较佳地，所述高K介质层104的厚度在10 20A的范围内，所述高K介质层104降低了多层堆叠的栅极结构的厚度，提高了半导体器件的集成性。在高K介质层104上沉积多晶硅层105，之后图形化所述多晶硅层105、高K介质层104，去除所述隔离结构103上方的多晶硅材料和高K介质材料，形成位于NMOS区域101的第一多层结构、位于PMOS区域102上的第二多层结构,所述第一多层结构和所述第二多层结构相隔离。如图5所示，分别形成包围所述第一多层结构和第二多层结构的侧墙106，所述侧墙的材料可以是氧化硅或氮化硅本文档来自技高网...

【技术保护点】
一种晶体管的制造方法，其特征在于，包括：提供衬底，所述衬底分为NMOS区域和PMOS区域；在衬底上形成高K介质层；在所述NMOS区域的高K介质层上依次形成第一功函数金属层、第一阻挡层、金属电极层，所述第一阻挡层具有压缩应力；在所述PMOS区域的高K介质层上依次形成第二功函数金属层、第二阻挡层、金属电极层，所述第二阻挡层具有拉伸应力。

【技术特征摘要】
1.一种晶体管的制造方法，其特征在于，包括: 提供衬底，所述衬底分为NMOS区域和PMOS区域； 在衬底上形成高K介质层； 在所述NMOS区域的高K介质层上依次形成第一功函数金属层、第一阻挡层、金属电极层，所述第一阻挡层具有压缩应力； 在所述PMOS区域的高K介质层上依次形成第二功函数金属层、第二阻挡层、金属电极层，所述第二阻挡层具有拉伸应力。2.按权利要求1所述的晶体管的制造方法，其特征在于，所述第一阻挡层和第二阻挡层的材料相同。3.按权利要求2所述的晶体管的制造方法，其特征在于，所述第一阻挡层和第二阻挡层的材料为氮化钽或氮化钛中的一种或多种。4.按权利要求1所述的晶体管的制造方法，其特征在于，形成第一阻挡层的步骤包括:采用等离子体进行沉积。5.按权利要求4所述的晶体管的制造方法，其特征在于，形成第一阻挡层包括采用等离子体增强化学气相沉积或者物理气相沉积。6.按权利要求1所述的晶体管的制造方法，其特征在于，形成第二阻挡层的步骤包括:采用热沉积形成所述第二阻挡层。7.按权利要求6所述的晶体管的制造方法，其特征在于，形成第二阻挡层包括采用原子层沉积或者金属有机化合物化学气相沉积。8.按权利要求1所述的晶体管的制造方法，其特征在于，所述第一功函数金属层、第二功函数金属层的材料为氮化钽、钛铝合金、氮化钨中的一种...

【专利技术属性】
技术研发人员：平延磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：