用于集成电路中选定晶体管性能提升的注入制造技术

本发明专利技术涉及一种用于集成电路中选定晶体管性能提升的注入。第一注入（70）被执行到基底来形成阱（12），多个晶体管（14、16、18、20、22、24、26）将会形成在其中。形成的多个晶体管的第一子组（20、26）的每个晶体管具有满足预定宽度限制的宽度，第二子组（14、16、18、22、24）的每个晶体管具有不满足限制的宽度。第二注入（72）被执行在阱中第一子组晶体管将会形成的位置，而不是阱中第二子组的晶体管将会形成的位置。晶体管被形成，其中第一子组的每个晶体管的沟道区域形成在基底中接收第二注入的部分，第二子组的每个晶体管的沟道区域形成在基底中不接收第二注入的部分。

【技术实现步骤摘要】
用于集成电路中选定晶体管性能提升的注入
本专利技术一般地涉及集成电路，并且更具体地涉及通过使用注入而使得集成电路的选定晶体管的性能提升。
技术介绍
基于关于预期工艺和晶体管性能建模的实验而利用晶体管特性的预期来设计集成电路。有时模型并不是完全精确的，因此集成电路可能不会像预期那样准确动作，或者在已经现场试验后可能会发现需要进一步的性能改变。由于初始掩模组的至少一些部分会无法使用，这会导致需要更换掩模组中的一个或多个掩模来改正已查明的问题。因此，需要提供一种允许将晶体管特性改变为更需要的特性而不需要替换掉掩模组的所有或一些部分的技术。附图说明本专利技术通过实施例来描述而并不被附图限制，其中相同的参考标记代表类似的元件。图中的元件为简单清楚起见被描述而不需要按比例制图。图1是根据实施方式的半导体器件的顶视图；图2是半导体器件的有源区的第一部分的截面图；图3是有源区的第二部分的截面图；图4是有源区的第三部分的截面图；图5是处于加工阶段的半导体器件的截面图；图6是接着图5中示出的加工阶段的半导体器件的截面图；以及图7是接着图6中示出的加工阶段的半导体器件的截面图。具体实施方式半导体器件在具有本文档来自技高网...

【技术保护点】
一种用于形成半导体结构的方法，该方法包括：执行第一注入到半导体基底中以形成阱，在所述阱中将形成相同导电类型的多个晶体管，其中形成的多个晶体管的第一子组中的每个晶体管具有满足预定宽度限制的晶体管宽度，形成的多个晶体管的第二子组的每个晶体管具有不满足预定宽度限制的晶体管宽度，并且其中第一子组和第二子组相互不包含；执行第二注入到半导体基底中，从而第二注入进入半导体基底的在阱中多个晶体管的第一子组晶体管将要形成的位置，而不进入半导体基底的在阱中多个晶体管的第二子组晶体管将要形成的位置；以及在所述阱中形成多个晶体管，其中多个晶体管的第一子组的每个晶体管的沟道区域形成在半导体基底的接收第二注入的部分，以及...

【技术特征摘要】
2011.08.19 US 13/213,9921.一种用于形成半导体结构的方法，该方法包括：执行第一注入到半导体基底中以形成阱，在所述阱中将形成相同导电类型的多个晶体管，其中形成的多个晶体管的第一子组中的每个晶体管具有满足预定宽度限制的晶体管宽度，形成的多个晶体管的第二子组的每个晶体管具有不满足预定宽度限制的晶体管宽度，并且其中第一子组和第二子组相互不包含；执行第二注入到半导体基底中，从而第二注入进入半导体基底的在阱中多个晶体管的第一子组晶体管将要形成的位置，而不进入半导体基底的在阱中多个晶体管的第二子组晶体管将要形成的位置，其中执行第二注入到半导体基底中包括注入具有与第一注入期间注入的掺杂物导电类型相反的导电类型的掺杂物；以及在所述阱中形成多个晶体管，其中多个晶体管的第一子组的每个晶体管的沟道区域形成在半导体基底的接收第二注入的部分，以及多个晶体管的第二子组的每个晶体管的沟道区域形成在半导体基底的不接收第二注入的部分。2.如权利要求1的方法，还包括：在执行第二注入之前，在半导体基底上形成图案化的掩模层，其中图案化的掩模层暴露阱中多个晶体管的第一子组晶体管将要形成的位置而不暴露阱中多个晶体管的第二子组晶体管将要形成的位置，其中执行第二注入的步骤使用图案化的掩模层来执行第二注入。3.如权利要求2的方法，其中在阱中形成多个晶体管之前，该方法还包括移除图案化的掩模层。4.如权利要求1的方法，其中在阱中形成多个晶体管的特征还在于，多个晶体管的第一子组晶体管具有第一阈值电压，第二子组晶体管具有高于第一阈值电压的第二阈值电压。5.如权利要求1的方法，其中在阱中形成多个晶体管的特征还在于，多个晶体管的第一子组的每个晶体管通过小于预定晶体管宽度而具有满足预定宽度限制的晶体管宽度，而多个晶体管的第二子组的每个晶体管通过不小于预定晶体管宽度而具有不满足预定宽度限制的晶体管宽度。6.如权利要求1的方法，其中在阱中形成多个晶体管包括：形成用于多个晶体管的每个晶体管的栅电极；以及形成与每个栅电极的第一侧壁相邻的第一源极/漏极区域和与每个栅电极的第二侧壁相邻的第二源极/漏极区域，其中多个晶体管的每个晶体管的沟道区域位于晶体管的栅电极之下，在每个晶体管的第一和第二源极/漏极区域之间。7.如权利要求6的方法，其中在阱中形成多个晶体管的特征还在于，晶体管的第一子组的第一晶体管紧邻于晶体管的第二子组的第二晶体管，其中第一晶体管和第二晶体管共用源极/漏极区域。8.如权利要求1的方法，其中在阱中形成多个晶体管的特征还在于，多个晶体管的第一子组晶体管的沟道区域的结果掺杂浓度小于多个晶体管的第二子组晶体管的沟道区域的结果掺杂浓度。9.一种用于形成半导体结构的方法，该方法包括：执行第一注入到半导体基底中以形成阱，在所述阱中形成相同导电类型的多个晶体管，其中形成的多个晶体管的第一子组的每个晶体...

【专利技术属性】
技术研发人员：M·D·施罗夫，W·F·约翰斯顿，C·E·温特劳布，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：